Circuite integrate digitale

Circuite secvențiale cu bistabile

Sorin Hintea
Departamentul de Bazele Electronicii
 Circuite secvențiale sincrone

Circuitele logice se pot clasifica în două mari categorii: combinaționale și secvențiale

 cele combinaționale au ieșiri care sunt sensibile la orice modificare a intrării, iar
evoluția depinde numai de starea intrărilor, indepedent de starea în care se află circuitul
la momentul respectiv
 la cele secvențiale ieșirile se modifică în funcție de variația intrărilor, dar rezultatul
depinde și de starea actuală
 din acest motiv se spune că aceste circuite au memorie, în timp ce circuitele
combinaționale sunt fără memorie
 în categoria circuitelor logice combinaționale intră porțile logice, multiplexoarele,
decodificatoarele, circuitele aritmetice, etc.
 în categoria circuitelor logice secvențiale sunt bistabilele cu aplicațiile lor:
numărătoare, registre de deplasare, latch-uri, memorii SRAM, etc.

Circuite integrate digitale – Circuite secvențiale cu bistabile 2

 Circuite secvențiale sincrone
 circuite logice secvenţiale (CLS) → starea ieşirilor la un moment dat depinde de starea
intrărilor şi de stările anterioare ale circuitului
 sunt circuite cu memorie
 schema bloc a unui circuit logic secvenţial

Circuite integrate digitale – Circuite secvențiale cu bistabile 3

 Circuite bistabile

 bistabilele reprezintă circuite cu două stări stabile, capabile să păstreze o anumită stare
anterioară
 trecerea circuitului dintr-o stare în alta se realizează ca urmare a unui impuls extern
 aceste circuite au capacitatea de a stoca un bit de informaţie care poate fi  '0' sau '1'
logic
 bistabilele se pot clasifica în două categorii:
 asincrone - când răspund imediat la modificarea intrării;
 sincrone - când își modifică ieșirea doar sincron cu frontul sau palierul unui
semnal de ceas (tact);
 bistabilele pot fi realizate utilizând componente discrete, cu porţi standard, sau pot fi
integrate în chipuri de o complexitate crescută cum sunt arhitecturile VLSI.

Circuite integrate digitale – Circuite secvențiale cu bistabile 4

 Bistabilul RS sincron

SRQ Q+ Q 
000 0 1
001 1 0 SR Q+ Q 

010 0 1 00 Q Q
011 0 1 01 0 1
100 1 0 10 1 0
101 1 0
11 * *
110 0 0
111 0 0

 bistabilul RS dispune de două intrări: Set (S) şi Reset (R).

 intrările sunt active pe '1' logic.
 atunci când pe intrarea S avem '1' logic, bistabilul este setat pe '1', adică ieşirea Q=1,
iar atunci când '1' logic se aplică pe R, bistabilul este resetat la '0', adică ieșirea Q=0
 în cazul în care ambele intrări sunt active şi anume R=S=1, ambele ieșiri vor rămâne în
starea '0' → nepermis deoarece una din caracteristicile unui bistabil, pe care se bazează
proiectarea, este că cele două ieșiri sunt în antifază (una este inversa celeilalte)

Circuite integrate digitale – Circuite secvențiale cu bistabile 5

 Bistabilul RS asincron

SRQ Q Q
000 1 1
001 1 1 SR Q+ Q 

010 1 0 00 * *
011 1 0 01 1 0
100 0 1 10 0 1
101 0 1
11 Q Q
110 0 1
111 1 0

 bistabilul RS are două intrări: Set (S ) şi Reset (R ).

 intrările sunt active pe '0' logic.
 atunci când pe intrarea avem '0' logic, bistabilul este setat pe '1', adică ieşirea
S
Q=1, iar când '0' logic se aplică pe
R , bistabilul este resetat la '0', adică Q=0.
 în cazul în care ambele intrări sunt active ( ), ambele ieșiri vor rămâne în
R=S=0
starea '1', adică starea interzisă când ieșirile nu sunt în antifază

Circuite integrate digitale – Circuite secvențiale cu bistabile 6

 Bistabilul RS sincron

 bistabilele asincrone → S şi R aplicate direct la intrări.

 bistabile sincrone → S şi R condiționate de semnalul de tact → transmiterea
comenzilor R și S se face numai în prezența palierului pozitiv al semnalului de ceas
 ceasul trebuie să rămână în '1' logic destul de mult timp pentru a permite
bistabilului să își modifice starea. Dacă bistabilul în cauză este parte a unui circuit
secvenţial mai complex, schimbările celorlalte bistabile din circuit vor cauza şi ele
modificarea comenzilor S şi R. Dacă tactul are valoarea '1' când se produc aceste
schimbări, se pot prelua în continuare comenzi nedorite
 prevenire → perioada semnalului de tact trebuie să fie cât mai scurtă astfel încât să
nu se producă mai mult de o singură schimbare pe tact

Circuite integrate digitale – Circuite secvențiale cu bistabile 7

 Bistabilul RS Master-Slave

 bistabilul RS Master – Slave

 pe palierul pozitiv al ceasului CK, comenzile sincrone S și R comandă ieșirea
bistabilului Q1, în timp ce ieșirea Q2 nu se modifică
 pe palierul negativ al ceasului CK, ieșirea Q1 comandă sincron ieșirea bistabilului Q2,
în timp ce ieșirea Q1 nu se modifică
 astfel Q2 va prelua ultima comandă S-R de pe palierul pozitiv, adică cea din
momentul trecerii semnalului de ceas din '1' în '0' → comandă activă pe front negativ

Circuite integrate digitale – Circuite secvențiale cu bistabile 8

 Bistabilul JK
J KQ Q+
000 0
001 1
010 0
011 0
 bistabilul JK se obține din cel RS
100 1
 este eliminată starea interzisă corespunzătoare ambelor intrări, 101 1
J și K active → în această situație bistabilul comută în starea
opusă 110 1
111 0

JK Q+
00 Q
01 0
10 1
11 Q

Circuite integrate digitale – Circuite secvențiale cu bistabile 9

 Bistabilul D

JK Q+
00 Q

Q  D=J 01 0
10 1
 Bistabilul D are o singură intrare D=J=K . Nivelul logic de la 11 Q
intrare este transferat spre ieşire sincron cu ceasul. Bistabilul
D poate fi folosit ca un circuit tip latch sau de memorare a
unui singur bit (care poate fi 1 sau 0).

Circuite integrate digitale – Circuite secvențiale cu bistabile 10

 Bistabilul T

T Q+
0 Q
1 Q

 bistabilul T derivă din bistabilul JK, obținându-se prin conectarea celor două intrări ale
bistabilului JK la '1' logic → își va schimba starea la fiecare impuls de tact
 componentă de bază în structura internă a numărătoarelor asincrone
 bistabilul T se poate obține și pornind de la bistabilul D, la care se adaugă o poartă
XOR

Circuite integrate digitale – Circuite secvențiale cu bistabile 11

 Bistabilul JK derivat din D

J KQ Q+ D=Q 
000 0
001 1
010 0
011 0
100 1
101 1 D=JQ+KQ
110 1
111 0

 cum se obține un bistabil JK din unul de tip D?

 structura de acest fel este folosită des pentru că circuitele bistabile în tehnologia
CMOS sunt construite pe structura de tip D

Circuite integrate digitale – Circuite secvențiale cu bistabile 12

 Bistabile cu comenzi sincrone și asincrone

 o serie de bistabile integrate (de exemplu 7474 ) prezintă atât intrare

sincronă D cât şi intrări asincrone (numite Reset/Clear și Set/Preset).
 comenzile asincrone sunt prioritare, astfel dacă acestea sunt active,
bistabilul reacționeză independent de ceas, iar dacă ele sunt inactive,
bistabilul lucrează sincron cu ceasul conform tabelului de tranziții al
bistabilului D

Intrări Intrări
Ieșiri acțiune
asincrone sincrone
R S D CK Q Q
0 0 X X 1 1 forțează ambele ieșiri în 1

0 1 X X 0 1 Reset asincron

1 0 X X 1 0 Set asincron

1 1 0 0 1 transferă 0

1 1 1 1 0 transferă 1

Circuite integrate digitale – Circuite secvențiale cu bistabile 13

 Descrierea VHDL a bistabilului JK

Modelul comportamental al bistabilului JK

sincron cu frontul crescător al CK și cu R
asincron activ pe '1' logic

Circuite integrate digitale – Circuite secvențiale cu bistabile 14

 Descrierea VHDL a bistabilului D

Modelul comportamental al bistabilului Modelul comportamental al bistabilului D

D sincron cu frontul crescător al CK pe palierul pozitiv al CK (latch-D)

Circuite integrate digitale – Circuite secvențiale cu bistabile 15

 Probleme propuse

Probleme propuse (1):

1. Descrieţi modul de functionare a unui bistabil RS asincron pornind de la schema logica cu porti si
folosind o diagrama de semnale
2. Descrieţi modul de functionare a unui bistabil RS sincron pornind de la schema logica cu porti si
folosind o diagrama de semnale
3. Descrieţi principiul master-slave, aplicat pentru a obţine un bistabil RS activ pe front (negativ) de
ceas. Schema de circuit.
4. Descrieţi modul de functionare a unui bistabil JK sincron pornind de la schema logica cu un bistabil
RS si porti si folosind o diagrama de semnale
5. Aratati modul de functionare a unui bistabil D sincron pornind de la schema logica cu un bistabil RS
si porti si folosind o diagrama de semnale
6. Desenati schema unui bistabil JK realizat cu un bistabil D si porti logice. Tabelul de adevar.

Circuite integrate digitale – Circuite secvențiale cu bistabile 16