TEMA 11 Circuitele alctuite din porile logice de baz, a cror operare poate fi descris cu ajutorul algebrei Booleene, se numesc

circuite logice combinaionale, deoarece n fiecare moment de timp starea logic a ieirii depinde de modul n care se combin nivelurile logice ale intrrilor n acel moment de timp. Ele nu au capacitatea de memorare a informaiei. Problema esenial care trebuie rezolvat cu ajutorul circuitelor logice combinaionale este implementarea unor funcii logice cu ajutorul unui numr minim de pori logice. Pentru atingerea acestui scop, funcia logic trebuie adus la o form ct mai simpl care s conin un numr minim de termeni. Circuite pentru prelucrarea informaiilor digitale Pentru prelucrarea datelor n sistemele digitale i apoi pentru citirea i afiarea rezultatelor prelucrrii, sunt necesare mai multe etape de lucru: codarea i decodarea(transformarea datelor dintr-un cod n altul) multiplexarea(transmiterea ctre o ieire a unei singure informaii dintr-un grup de informaii) demultiplexarea(introducerea succesiva datelor la diferite adrese posibile) Toate aceste operaii pot fi realizate cu ajutorul porilor logice conectate n combinaii rezultate n urma stabilirii funciei (funciilor) logice de transfer pe care trebuie so (le) realizeze circuitul. 1 Circuite de codare a informaiei Un circuit de codare are un anumit numr de intrri (codul de intrare), dintre care doar una poate fi activatla un moment dat i Nieiri care reprezint numrul de bii ai codului n care sunt reprezentate informaiile de la intrare. La un circuit de codare numrul de bii ai codului de ieire este mai mic dect numrul de bii ai codului de intrare. Cel mai frecvent caz este acela al codrii n binar. n aceastsituaie: N= log2(numrul de intrri) Pentru a exemplifica modalitatea deproiectare circuitelor de codare s considerm exemplul unui circuit de codare cu opt intrri i N= log28 =3 ieiri. S notm cu A0, A1, A7 cele opt intrri i cu O0, O1 i O2 cele trei ieiri i s construim un tabel de adevr n care combinaia biilor de la ieire s fie corespondentul binar al indicelui zecimal intrrii.

ncercnd s stabilim o coresponden biunivoc ntre strile logice ale ieirilor i cele ale intrrilor, vom observa c:

Deci, circuitul de codare va trebui s aib cte o poart SAU cu patru intrri care scomande fiecare ieire. Modul de conectare a intrrilor circuitului de codare la intrrile celor patru pori SAU este artat n fig. 1. Intrarea A0 nu este conectat deoarece ieirea va indica automat starea 000 dac A1= A2= = A7= 0.

Fig.1 Unul dintre neajunsurile circuitului de codare, aa cum este el prezentat n fig.1, este acela cdacdouintrri sunt simultan la nivel logic 1, atunci rezultatul este eronat. De exemplu, dacintrrile A3 i A5 sunt simultan la nivel logic 1, atunci strile ieirilor vor fi 111, ceea ce corespunde nivelului logic 1 la intrarea A7. De aceea au fost realizate circuite de codare cu prioritate, care conin circuite logice astfel aranjate nct dac dou sau mai multe intrri sunt aduse simultan la nivel logic 1, atunci la ieire va avea prioritate (va apare) codul numrului mai mare de la intrare. 2 Circuite de decodare a informaiei Operaia invers a codrii este decodarea. Un decodor este un circuit logic combinaional cu Nintrri i M 2N ieiri. La intrarea decodorului se aplic o informaie codat pe N bii. Pentru o combinaie data a nivelurilor logice de la intrare va fi activate o singur ieire. Deoarece unele coduri nu folosesc toate combinaiile posibile ale nivelurilor logice oferite de numrul de bii pe care este exprimat informaia, numrul de ieiri poate fi i mai mic dect 2N. Astfel, cnd o informaie zecimal este codat n binar (BCD)se folosesc numai 10 (0000, , 1001), din cele 16 combinaii posibile deci un decodor BCD zecimal nu va avea 16 ieiri ci numai 10. Unul dintre cele mai folosite decodoare este cel de la 3 la 8 linii. Proiectarea lui cu pori logice poate fi realizat dac se cunoate funcia de transfer pentru fiecare ieire. Aceasta poate fi exprimat pe baza tabelului de adevr 2.

Tabelul 2

Cunoscnd funciile de transfer pentru fiecare ieire, putem trece la proiectarea circuitului de decodificare a informaiei. Se vede c fiecare ieire este caracterizat de un produs de trei termeni n stare normal sau complementar. Deci, pentru fiecare ieire vom folosi cte o poart I cu cel puin trei intrri. Unele decodoare au i una sau mai multe intrri de validare cu ajutorul crora se poate controla starea de funcionare a lor. Astfel, dac pentru decodorul de la 3 la 8 linii se folosesc pori I cu patru intrri (fig.2), cea de-a patra intrare a fiecreia dintre pori poate fi folosit ca intrare de validare, E(ENABLE). Se poate observa c dac E =1, decodorul va funciona iar dac E = 0 el va fi blocat.

3 Multiplexoare Un multiplexor este un circuit logic combinaional cu mai multe intrri i o singur ieire. El accept mai multe date de intrare, permind doar uneia dintre ele s treac la un moment dat spre ieire. Deoarece face o selecie de date, multiplexorul mai este denumit SELECTOR DE DATE. Ordinea de transmitere a datelor spre

ieire este hotrt de una sau mai multe intrri de dirijare a informaiei, numite intrri de selecie. Dac vrei, putem compara multiplexorul cu o gar cu mai multe linii pe care se afl trenuri care trebuie s o prseasc ntr-o anumit ordine, ntre dou gri existnd o singur linie. Multiplexorul acioneazca un comutator multipoziional controlat digital, n care codul digital aplicat la intrarea de selecie hotrte care este ordinea de transmitere spre ieire a datele de intrare (fig.3). Cu alte cuvinte, multiplexorul poate trimite la pensie btrnul acar din vechile gri de pe vremea locomotivelor cu aburi. Fig.2 Deoarece numrul de stri logice distincte ale intrrii de selecie trebuie sfie egal cu numrul de intrri de date N, numrul de intrri de selecie poate fi calculat din relaia: numrul intrrilor de selecie= log2N Multiplexorul de baz este i cel mai simplu, avnd dou intrri de date i o intrare de selecie (log22 = 1). Funcia de transfer a multiplexorului poate fi scris pe baza tabelului de adevr 3 ca o sum de produse a termenilor care furnizeaz un 1 logic la ieire, tabel n care variabilele de intrare sunt I0, I1 i S(selecie) iar variabila de ieire este z. Condiia impus este aceea ca la ieire s fie transferat informaia de la intrarea I0 dac S= 0 i cea de la intrarea I1dac S=1. Tabelul nr.3 Funcia de transfer va fi:

care, dup minimizare, devine:

Se poate vedea c pentru realizarea ei avem nevoie de dou pori I, o poart SAU i un INVERSOR, conectate ca n fig.3. fig. 3 n mod analog, pot fi gndite scheme de multiplexoare cu patru, opt sau aisprezece intrri, multiplexoare care sunt realizate sub form integrat.

4 Demultiplexoare Operaia invers multiplexrii este demultiplexarea. De data aceasta trenurile nu mai ies din gar ci intr n ea pe rnd, pe o singur linie, i trebuie distribuite pe liniile grii. Aceast operaie o face demultiplexorul (fig.4). Deoarece numrul de stri logice distincte ale intrrii de selecie trebuie s fie egal cu numrul de ieiri de date N, numrul de intrri de selecie poate fi calculat din relaia:

Proiectarea unui demultiplexor se poate face stabilind funcia de transfer pe baza tabelului de adevr. Astfel, dac avem o gar cu opt linii, multiplexorul care distribuie trenurile va trebui s aib trei intrri de selecie (log28 = 3). Variabilele de intrare n demultiplexor vor fi cele de la intrarea de date i intrrile de selecie. Punnd condiia ca primele opt date de intrare s fie distribuite n ordine la cele opt ieiri, se poate construi urmtorul tabel de adevr:

Dup cum se poate vedea, pentru codul de selecie 000 valoarea logic a intrrii I este dirijat ctre ieirea O0, pentru codul de selecie 001 valoarea logic a intrrii I este dirijat ctre ieirea O1, , pentru codul de selecie 111 valoarea logic a intrrii I este dirijat ctre ieirea O7. Deci, demultiplexorul poate fi construit din opt pori I cu cte patru intrri, cte o poart pentru fiecare ieire. De asemenea, mai sunt necesare trei inversoare, cte unul pentru fiecare intrare de selecie. Schema de principiu a acestui multiplexor este artat n fig.5

O analiz atent a schemei demultiplexorului ne va arta c ea este identic cu aceea a unui decodor cu o intrare de validare. Pentru a fi folosit ca demultiplexor, intrrile decodorului sunt folosite ca intrri de selecie iar intrarea de validare este folosit ca intrare de date. Pentru c pot fi folosite n ambele scopuri, circuitele integrate de acest tip sunt denumite DECODOARE / DEMULTIPLEXOARE.