19 Sudacevschi V Sinteza

Sinteza Procesoarelor Specializate n baza Reelelor Petri Hardware Funcional Interpretate
117
SINTEZA PROCESOARELOR SPECIALIZATE N BAZA REELELOR

PETRI HARDWARE FUNCIONAL INTERPRETATE
V. Sudacevschi, dr., conf.univ., V. Ababii, dr., conf.univ., E. Guuleac, prof.univ., dr.hab.,
M. Podubni, drd.
Universitatea Tehnic a Moldovei
INTRODUCERE
Dezvoltarea sistemelor numerice complexe
practic nu mai este posibil fr utilizarea
sistemelor de proiectare automat. n prezent
majoritatea sistemelor numerice sunt implementate
n baza circuitelor VLSI (Very Large Scale
Integration), respectiv, cerinele impuse fa de
sistemele de proiectare automat au crescut
semnificativ, n special fa de proprietile
calitative ale sistemelor numerice (performan,
fiabilitate, convergen, etc.). Aceste proprieti pot
fi asigurate prin includerea a noi metode de
verificare funcional, testare, validare, etc. [1].
Proiectarea cu dispozitive programabile
FPGA (Field-Programmable Gate Array) prezint
un interes deosebit pentru dezvoltarea sistemelor
numerice complexe de performan. Utilizarea
circuitelor FPGA asigur att o flexibilitate sporit
ct i o performan nalt n procesul de
implementare a sistemelor. Circuitele FPGA
constau dintr-o reea bidimensional de celule
logice
programabile,
interconectate
prin
comutatoare de rutare, la fel programabile.
Domeniile de utilizare a circuitelor FPGA sunt
foarte vaste datorit reducerii semnificative a
ciclului de proiectare i costului relativ redus a
acestor dispozitive [2, 3].
Pn nu demult, suportul formal pentru
sinteza i modelarea sistemelor digitale era teoria
automatelor finite, aplicat n studiul circuitelor
logice. Evoluia rapid a sistemelor digitale a dus la
apariia unor noi tehnici formale folosite pentru
specificarea i descrierea proceselor, caracteristicile
crora sunt paralelismul, distribuirea fizic i logic,
non-determinismul etc. n prezent descrierea i
modelarea sistemelor complexe este realizat prin
intermediul mai multor formalisme matematice,
cum ar fi grafurile fluxului de date (GFD) i reelele
Petri (RP).
Grafurile fluxului de date sunt utilizate la
modelarea sistemelor dominate de date, cum ar fi
sistemele transformaionale, ieirile crora sunt
determinate de un set de calcule efectuate asupra
intrrilor sistemului. GFD constau dintr-un set de
activiti (transformri) conectate printr-un set de

arce care reprezint fluxul de date.
Pentru reprezentarea sistemelor complexe au
fost propuse mai multe modele GFD. Reelele
fluxurilor de date descrise n [4] se utilizeaz la
modelarea sistemelor de procesare a semnalelor.
Dou cazuri particulare a reelelor fluxurilor de
date, i anume fluxurile de date sincrone i fluxurile
de date statico-ciclice sunt descrise n [5].
Dezavantajul modelelor GFD const n faptul
c ele nu conin nici o informaie referitoare la
metodele sau tehnologiile de implementare sau
mapare direct. Din aceste motive, aceste modele
sunt utilizate doar n timpul fazei de specificare a
sistemelor complexe.
O metod clasic de verificare funcional i
validare a sistemelor numerice complexe este
formalismul reelelor Petri [6]. Reelele Petri au fost
definite pentru descrierea sistemelor distribuite n
care au loc fenomene de paralelism, sincronizare i
de partajare a resurselor. O reea Petri reprezint un
caz particular de graf orientat bipartit i const din
trei tipuri de obiecte. Aceste obiecte sunt poziiile,
tranziiile i arcele orientate care conecteaz
poziiile i tranziiile. Arcele sunt etichetate cu
ponderile lor care reprezint valori ntregi pozitive.
Pentru a studia comportamentul dinamic al
sistemului modelat, i anume strile acestuia i
modificrile lor, se utilizeaz marcajul reelei. Un
marcaj sau o stare atribuie fiecrei poziii un numr
ntreg mai mare sau egal cu zero. Marcajul reelei se
poate schimba n conformitate cu regulile de
validare i declanare a tranziiilor.
Eficiena reelelor Petri n modelarea i
maparea direct a sistemelor numerice este
demonstrat n lucrrile [7, 8, 9], unde sunt descrise
metode i tehnici de mapare direct a sistemelor de
control i sincronizare fr implicarea fluxurilor de
date specifice sistemelor de calcul complexe
(procesoare, controlere, etc.).
n lucrarea de fa se propune o nou metod
de descriere formal a reelelor Petri, i anume
reele Petri funcional interpretate care asigur
modelarea sistemelor de sincronizare i a fluxurilor
de date, asigurnd posibilitatea de mapare direct a
acestora n arhitecturi reconfigurabile formate din
118
circuite FPGA. Aceast abordare permite

excluderea mai multor dezavantaje a metodelor de
sintez descrise n lucrrile [4, 5, 7, 8, 9] n care
lipsete descrierea i modelarea fluxurilor de date.
O reea Petri funcional interpretat (RPFI)

este format din dou componente de baz: reeaua
Petri discret (RPD) pentru modelarea procesului de
sincronizare i reeaua Petri flux de date (RPF)
pentru modelarea fluxului de date i a operaiilor de
transformare a datelor (operaii aritmetice sau
logice).
[6, 7], unde:
P D piD , i 1, N D
, T D , F D , M 0D
este o mulime
finit i nevid de poziii discrete;
T D t Dj , j 1, LD
este o mulime
finit i nevid de tranziii discrete;
F D P D T D T D P D
este
mulime de arce de conectare a poziiilor

discrete cu tranziiile discrete i a
tranziiilor discrete cu poziiile discrete;
M 0D este marcajul iniial.
Comportamentul dinamic al RPD este definit
de regulile de declanare a tranziiilor i marcajul
poziiilor [6].
RPF este un 3-tuplu P F , T F , F F , unde:
P F piF , i 1, N F
este o mulime
finit de poziii flux de date;
T F t Fj , j 1, LF
este o mulime
finit de tranziii flux de date;
F F P F T F T F P F
este
F DF P D T F este o mulime de arce

de sincronizare de conectare a poziiilor
discrete cu tranziiile flux de date;
F FD T F P D este o mulime de arce
de stare de conectare a tranziiilor flux de

date cu poziiile discrete.
1. REELE PETRI FUNCIONAL

INTERPRETATE
RPD este un 4-tuplu
mulime de arce de conectare a poziiilor

flux de date cu tranziiile flux de date i a
tranziiilor flux de date cu poziiile flux de
date.
Comportamentul dinamic al RPF este definit
de regulile de procesare a datelor i interaciunea
arcelor (semnalelor) de sincronizare F DF i stare
F FD , unde:
Regulile de validare ale tranziiilor flux

de date sunt definite de starea atributelor
arcelor de sincronizare
F DF , regulile de
funcionare
a
elementelor
funcional
interpretate (registru, contor, sumator, etc.) i
formulele descriptive ale acestora [10].
2. DESCRIEREA FORMAL A
MODELELOR DE REELE PETRI
FUNCIONAL INTERPRETATE
Descrierea formal a unei reele Petri
funcional interpretat este efectuat n limbajul
XML (Extensible Markup Language). Regulile de
formatare a obiectelor sunt descrise n detaliu n
lucrarea [10].
O reea Petri funcional interpretat este
compus din trei componente de baz:
- reeaua Petri discret;
- elementele funcionale;
- reeaua Petri funcional interpretat.
a) Descrierea reelei Petri discrete.
Formalismul de descriere a modelului reelei
Petri discrete include urmtoarele obiecte de baz:
TclsNode, TclsTrans, TclsLink i TclsText care, n
dependent de proprietile caracteristice, se
divizeaz n mai multe clase [10].
n continuare sunt prezentate modelele XML
pentru obiectele menionate.
Modelul XML al obiectului TclsNodeDiscrete
de descriere a poziiei discrete:
<object class="TclsNodeDiscrete" name="p1"
left="95" top="185" width="30" height="30"
group=""
name="p1"
size="osNormal"
capacity="9999" markers="1">
</object>
unde: name="p1" este numele poziiei n lista de
identificare.
Modelul XML al obiectului TclsTransInstant
de descriere a tranziiei discrete netemporizate:
<object class="TclsTransInstant" name="t1"
left="95" top="267.5" width="30" height="5"
group="" size="osNormal" angle="0">

<guard formula="RefV" Value_Reference="1"
Value_Actual="1" />
<priority formula="RefV" Value_Reference="1"
Value_Actual="1" />
<speed formula="RefV" Value_Reference="100"
Value_Actual="100" />
</object>
unde: name="t1" este numele tranziiei n lista de
identificare.
Modelul XML al obiectului TclsLinkNormal
de descriere a arcelor de incrementare,
decrementare i stare a poziiei:
<object class="TclsLinkNormal" name="L1"
left="110" top="240.5" width="0" height="26.5"
group="" name="L1" src="p1" dst="t1">
<weight formula="RefV" Value_Reference="1"
Value_Actual="1" />
<point x="110" y="214" big="1" />
<point x="110" y="240.5" big="0" />
<point x="110" y="267" big="1" />
</object>
unde: name="L1" este numele arcului n lista de
identificare, src="p1" este numele obiectului de
nceput al arcului, i dst="t1" este numele
obiectului de sfrit al arcului. n cazul dat este un
arc de stare i decrementare care pornete din
poziia p1 spre tranziia t1.
Modelul XML al obiectului TclsLinkInhibitor
de descriere a arcelor de inhibiie:
<object class=TclsLinkIngibitor name=L5
left=125
top=224
width=27.5
height=91.5 group= name=L5 src=p1
dst=t4>
</object>
unde: name="L5" este numele arcului inhibitor n
lista de identificare, src="p1"
este numele
obiectului de nceput al arcului i dst="t4" este
numele obiectului de sfrit al arcului.
Modelul XML al obiectului TclsLinkTest de
descriere a arcelor de test:
<object
class=TclsLinkTest
name=L13
left=291
top=161
width=3.5
height=82.5 group= name=L13 src=p4
dst=t1>
</object>
unde: name="L13" este numele arcului test n lista
de identificare, src="p4" este numele obiectului de
nceput al arcului i dst="t1" este numele obiectului
de sfrit al arcului.
b) Declararea elementelor funcionale.
Declararea elementelor funcionale este
efectuat n obiectul Frame care include:
numele, magistralele i semnalele de intrare,

precum i magistralele i semnalele de ieire.
Modelul XML al obiectului TclsFrame:
<object class="TclsFrame" name="Frame1"

group=""
text="Descrierea
Elementelor
Functionale" penstyle="0"> 
</object>
unde: name="Frame1" este numele obiectului n
lista de identificare, text="Descrierea Elementelor
Functionale" este textul de descriere a obiectului.
Modelul XML al obiectului TclsText de

descriere a elementelor funcionale:
* definirea unui registru cu numele Rg:

<object
class="TclsText"
name="Text1"
left="47,5" top="22" width="307" height="16"
group="" text="Rg:{Range[8], In:(Data[8], L, CS,
OE), Out:(Data[8])};"> 
</object>
unde: name="Text1" este numele obiectului n lista
de identificare, text="Rg:{Range[8], In:(Data[8],
L, CS, OE), Out:(Data[8])};" este textul de
descriere a obiectului Rg. Range[8] numrul de
ranguri (8), In:(Data[8], L, CS, OE) magistrala de
date i semnalele de intrare, Out:(Data[8])
magistrala de date i semnalele de ieire.
* definirea unui numrtor cu numele Ct:
<object
class="TclsText"
name="Text2"
group="" text="Ct:{Range[8], In:(Data[8], L, CS,
OE), Out:(Data[8])};"> 
</object>
unde: Range[8] numrul de ranguri (8),
In:(Data[8], L, CS, OE) magistrala de date i
semnalele de intrare, Out:(Data[8]) magistrala de
date i semnalele de ieire.
* definirea unui sumator cu numele SM:
<object
class="TclsText"
name="Text3"
group="" text="SM:{Range[8], In:(Data1[8],
Data2[8]), Out:(Data[8])};"> 
</object>
unde: Range[8] numrul de ranguri (8), In:
(Data1[8], Data2[8]) magistrale de date de
intrare, Out:(Data[8]) magistrala de date de
ieire.
* definirea unei uniti logice aritmetice (ALU):
<object
class="TclsText"
name="Text4"
group="" text="ALU:{Range[8], In:(Data1[8],
Data2[8], Cop[4]), Out:(Data[8], Owr)};"> 
</object>
120
unde: Range[8] numrul de ranguri (8),

In:(Data1[8], Data2[8], Cop[4]), magistrale de
date de intrare i magistrala pentru codul operaiei,
Out:(Data[8], Owr) magistrala de date i semnale
de ieire.
c) Descrierea reelei Petri funcional
interpretat.
Modelul XML de descriere a unui registru
Reg1 de tip Rg:
<object class="TclsText" name="b1" left="295"
top="235" width="54" height="16" group=""
text="Reg1(Rg)"> 
</object>
Modelul
XML
al
obiectului
TclsNodeDataFlow de descriere a poziiei
funcional interpretate flux de date:
<object class="TclsNodeDataFlow" name="b1"
group=""
name="b1"
size="osNormal"
boundmin="0" boundmax="9999" level="8">
<cost
formula="RefV"
Value_Reference="1"
Value_Actual="1" />
</object>
unde: name="b1" este numele obiectului n lista de
identificare.
Legtura dintre obiectul de descriere a
registrului class="TclsText" i obiectul de descriere
funcional
flux
de
date
class="TclsNodeDataFlow" este efectuat prin
numele comun "b1".
Modelul
XML
al
obiectului
TclsTransDataFlow de descriere a tranziiei
funcional interpretate flux de date:
<object class="TclsTransDataFlow" name="u1"
group="" size="osNormal" angle="0">
<guard formula="RefV" Value_Reference="1"
Value_Actual="1" />
<priority formula="RefV" Value_Reference="1"
Value_Actual="1" />
<expectance
formula="RefV"
Value_Reference="1" Value_Actual="1" />
<dispersion formula="RefV" Value_Reference="1"
Value_Actual="1" />
</object>
unde: name="u1" este numele obiectului n lista de
identificare.
Modelul
XML
al
obiectului
TclsLinkDataFlow de descriere a arcelor flux de
date:
<object class="TclsLinkDataFlow" name="L7"
left="290" top="259,5" width="0" height="25,5"
group="" name="L7" src="b1" dst="u1">
<weight formula="RefV" Value_Reference="1"
Value_Actual="1" />
<point x="290" y="234" big="1" />
<point x="290" y="259,5" big="0" />
<point x="290" y="285" big="1" />
</object>
unde: name="L7" este numele obiectului n lista de
identificare, src="b1" este nceputul arcului flux de
date din poziia "b1" i dst="u1" sfritul arcului
n tranziia "u1".
3. REELE PETRI HARDWARE

FUNCIONAL INTERPRETATE
O reea Petri Hardware funcional
interpretat (RPHFI) prezint o mulime de
elemente de procesare concurent a datelor format
din:
- elemente de procesare hardware HD P D
poziii discrete [7, 8];
- elemente de procesare hardware HD T D
tranziii discrete netemporizate [7, 8];
- conexiuni C T D P D
de incrementare
a numrului de jetoane n elementul de procesare

poziie;
- conexiuni C P D T D
de decrementare
a numrului de jetoane n elementul de procesare

poziie;
- conexiuni C S P D T D
de stare care
determin condiia de validare a elementelor de

procesare tranziie;
- conexiuni C T P D T D de test care
determin condiia de validare a elementelor de

procesare tranziie;
- conexiuni C I P D T D
de inhibiie care
determin condiia de validare a elementului de

procesare tranziie n cazul absenei jetoanelor n
poziie;
- elemente de procesare hardware HF P F
care reprezint poziii funcional interpretate flux de
date de tipul registrelor, numrtoarelor, sumatoarelor,
ALU, etc.;
- elemente de procesare hardware HF T F
care reprezint tranziii funcional interpretate flux
de date pentru validarea fluxului de date dintre
registre, numrtoare, sumatoare, ALU, etc.;
magistrale
de
date
B HF P F T F T F P F dintre poziiile
HF i tranziiile HF , i tranziiile HF i poziii

HF ;
-
DF
conexiuni
de
sincronizare
F
HF
P T
a tranziiilor ;
- conexiuni de stare C FD T F P D
Verificarea i testarea funcional a codului

de configurare generat pentru reeaua Petri
hardware funcional interpretat este efectuat pe
kit-ul de dezvoltare Altera DE0 [11].
poziiilor HF .
4. ALGORITMUL DE SINTEZ A
PROCESOARELOR SPECIALIZATE
N BAZA RPHFI
Algoritmul de sintez a procesoarelor
specializate n baza Reelelor Petri Hardware
Funcional Interpretate (RPHFI) sunt prezentate n
diagrama bloc din Figura 1.
Iniial are loc descrierea modelului de reea
Petri [10] cu elemente funcional interpretate prin
intermediul produsului program VPNP (Visual
Petri Net +). Astfel sunt efectuate urmtoarele
operaii:
- introducerea modelului reelei Petri pentru
sincronizare ( RPS );
- definirea elementelor funcionale ( DEF );
- introducerea modelului reelei Petri pentru
descrierea elementelor funcionale ( RPFI );
Pentru efectuarea mai eficient a acestor
operaii se utilizeaz baza de date cu modele de
reele Petri funcional interpretate ( MRPFI ).
Dup procesarea datelor introduse se obine
codul XML al modelului de reea Petri funcional
interpretat.
CRPH
reprezint compilarea
Etapa
modelului de reea Petri funcional interpretat n
cod HDL (Hardware Description Language). n
acest scop se ndeplinesc urmtoarele operaii:
- identificarea modelului de reea Petri care
ndeplinete funcii de sincronizare ( IRPS );
- identificarea elementelor funcional
interpretate ( IEFI );
- identificarea modelului de reea Petri care
modeleaz fluxul de date ( IRPFI );
- compilarea n cod HDL a obiectelor
identificate din modelul de reea Petri funcional
interpretate ( CHDL );
Pentru etapa de compilare se utilizeaz bazele
de date care conin elemente funcional interpretate
( EFI ) i
modele de reele Petri hardware
funcional interpretate ( RPHFI ).
Fiierul rezultant HDL este procesat n
mediul de proiectare Quartus II [2].
Figura 1. Algoritmul de sintez a procesoarelor

specializate n baza RPHFI.
5. EXEMPLU DE SINTEZ N BAZA
RPHFI
Sinteza procesorului specializat n baza
modelelor RPHFI se bazeaz pe utilizarea
urmtoarelor componente:
122
- elemente de procesare HD i HD pentru

realizarea blocului de sincronizare;
- elemente funcionale HF pentru memorarea
datelor (registre, numrtoare) i pentru efectuarea
operaiilor aritmetico-logice (sumatoare, ALU).
n Figura 2 este prezentat structura unui
procesor specializat, unde: B _ Syn - blocul de
sincronizare; EF - elemente funcionale (regitrii
Rg1 , Rg 2 i Rg 3 ) i un sumator ( Summ ); 1, 2
i 3 semnale de sincronizare C DF generate de
blocul de sincronizare B _ Syn ; 4, 5 i 6
magistrale de date B F .
Figura 3. Exemplu RPFD pentru sinteza

procesorului specializat.
- Reeaua Funcional Interpretat care
include: trei registre (Reg1, Reg2, Reg3) i un
sumator (Summ).
Figura 2. Structura procesorului specializat.

n Figura 3 este prezentat modelul de reea
Petri funcional interpretat pentru sinteza
procesorului specializat.
Procesorul specializat include urmtoarele
elemente funcionale:
- un registru Rg pe 8 ranguri, cu magistrala
de date de intrare i ieire pe 8 ranguri;
- semnale de sincronizare (CLK ncrcare
paralel, CLRN - resetare, PRN setare);
- un sumator SM pe 8 ranguri, cu dou
magistrale de date de intrare i una de ieire pe 8
ranguri, un semnal de transport de intrare CIN din
rangurile inferioare, un semnal de transport de ieire
COUT n rangurile superioare.
Descrierea elementelor funcionale poate
include registre, numrtoare, sumatoare, uniti
aritmetico-logice, etc.
- Reeaua pentru Sincronizare care
include: trei poziii (p1, p2, p3) i trei tranziii (t1,
t2, t3). Prezena marcherului n poziia respectiv
determin generarea semnalelor de sincronizare.
Rezultatele prezentate n aceast lucrare au

fost obinute n cadrul proiectului 15.817.02.28A
Modele, metode i interfee pentru conducerea
i optimizarea
inteligente.
sistemelor
de
fabricaie
6. CONCLUZII
n lucrare a fost abordat problema
proiectrii procesoarelor specializate n baza
modelelor de reele Petri. Pentru aceasta a fost
propus o extindere a reelelor Petri, i anume reele
Petri funcional interpretate (RPFI) care permit
modelarea fluxurilor de date i a elementelor
funcionale specifice procesoarelor specializate
prezente n sistemele de fabricaie inteligente.
Pentru maparea direct n circuite FPGA a fost
elaborat reeaua Petri Hardware funcional
interpretat (RPHFI). Procesul de sintez a
procesoarelor specializate include urmtoarele
etape: descrierea modelului RPFI prin intermediul
produsului program VPNP, generarea obiectelor
XML necesare pentru modelare, obinerea
modelului RPHFI al procesorului specializat i
generarea codului HDL pentru acest model,

verificarea i testarea funcional a codului de
configurare pe kit-ul de dezvoltare Altera DE0.
Rezultatele tiinifice obinute n aceast
lucrare vor fu utilizate n continuare pentru
proiectarea
i
implementarea
procesoarelor
specializate cu aplicarea n sisteme multi-agent [12,
14, 15], sisteme multi-robot [13, 16] i n reele de
senzori [17] care fac parte din procese de fabricaie
inteligente.
Bibliografie
1. Baruch Z.F. Contribuii la proiectarea asistat,
Tez de doctorat, Cluj-Napoca, 1999, 247p.
2. https://www.altera.com (Accesat 15.08.2015).
3. https://www.xilinx.com (Accesat 17.08.2015).
4. Lee E. A., Parks T. Dataflow Process Networks.
In: Proceedings of IEEE, May 1995, vol. 83, p. 773799.
5. Parks T., Pino J. L., Lee E. A. A Comparison
of Synchronous and Cyclo-Static Dataflow, In:
Proceedings of the 29th Asilomar Conference on
Signals, Systems and Computers, 1995, p. 204210.
6. Peterson J.L. Petri Net Theory and the Modeling
of Systems, Prentice-Hall, 1981.
7. Sudacevschi V. Sinteza structurilor de procesare
concurent a datelor, Tez de doctor n tehnic,
UTM, Chiinu, 2009, 165 p.
8. Sudacevschi V., Ababii V. Modelling and
Synthezis of Real-Time Control Systems Bazed on
Hardware Timed Petri Nets. Buletinul Institutului
Politehnic Din Iai, Publicat de Universitatea
Tehnic Gheorghe Asachi din Iai, Secia
Electrotehnic. Energetic. Electronic, Tomul
LIX (LXIII), Fasc. 4, 2013, pp. 161-172.
9. Ababii V. Sudacevschi V., Podubni M.
Cojuhari I. Real-time reconfiguration of distributed
control system based on hard Petri nets.
International Conference on development and
application systems 12th Edition, May 15-17, 2014,
Suceava, Romania, pp. 21-24, ISSN 1844-5039.
DOI: 10.1109/DAAS.2014.6842421.
10. Guuleac E., Boneaga C., Railean A. VPNPSoftware tool for modeling and performance
evaluation using generalized stochastic Petri nets.
Proceedings of the 6-th International Conference on
DAS-2002, 23-25 May 2002, Suceava, Romnia, p.
243-248, ISBN 973-98670-9-X.
11. http://www.terasic.com.tw(Accesat 11.08.2015).
12. Ababii V. Sudacevschi V., Podubni M.,
Negar E. Mnogoagentnaya assotziativnaya
vychislitelnaya sistema // Molodoj uchennyj. 2015.
16 (96). S. 30-36. ISSN: 2072-0297 (Print). ISSN:

2077-8295 (Online).
13. Ababii V. Sudacevschi V., Cojuhari I.,
Podubni M., Negar E. Upravlenie dvizheniem
avtonomnogo mobilnogo robota v otnositelnoi
sisteme coordinat gravitatzionnogo i magnitnogo
polea Zemli // Molodoj uchennyj. 2015. 17 (97).
S. 69-74. ISSN: 2072-0297 (Print). ISSN: 20778295 (Online).
14. Podubni M., Ababii V., Sudacevschi V.,
Safonov G. Mnogoagentnaya sistema na baze NI
LabVIEW.
Mezhdunarodnyj
simpozium
Kompyuternye izmeritelnye tehnologii - 2015,
Moskva, 3.04.2015., pp. 23-25, ISBN 978-5-97060324-6.
15. Ababii V. Sudacevschi V., Podubni M.,
Moroshan I. Assotziativnaya vychislitelnaya set
dlya resheniya slozhnyx zadach na baze ustrojstv s
ogranichennymi
vychislitelnymi
resursami.
Proceeding of the 3rd International Conference
"Computational Intelligence (Results, Problems and
Perspectives)2015", ComInt-2015, May 12-15,
2015, Cherkasy, Ukraine, pp. 48-49.
16. Podubni M., Ababii V., Sudacevschi V.,
Safonov G. Systema mobilnyx robotov dlya poiska
istochnikov ioniziruyusshej radiatzii. Proceeding of
the 3rd International Conference "Computational
Intelligence (Results, Problems and Perspectives)
2015", ComInt-2015, May 12-15, 2015, Cherkasy,
Ukraine, pp. 163-164.
17. Ababii V., Sudacevschi V., Podubnii M.,
Roshchiupkin O. Reea de Senzori cu Arhitectur
Reconfigurabil.
Proceeding
of
the
5th
International Conference Telecommunications,
Electronics and Informatics, ICTEI-2015, may
20-23, 2015, Chiinu, Moldova, pp. 296-299, ISBN
978-9975-45-377-6.
Recomandat spre publicare: 24.09.2015.

19 Sudacevschi V Sinteza

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

19 Sudacevschi V Sinteza

Încărcat de

Drepturi de autor:

Formate disponibile

Sinteza Procesoarelor Specializate n baza Reelelor Petri Hardware Funcional Interpretate

SINTEZA PROCESOARELOR SPECIALIZATE N BAZA REELELOR

activiti (transformri) conectate printr-un set de

Sinteza Procesoarelor Specializate n baza Reelelor Petri Hardware Funcional Interpretate

circuite FPGA. Aceast abordare permite

O reea Petri funcional interpretat (RPFI)

[6, 7], unde:

finit i nevid de poziii discrete;

finit i nevid de tranziii discrete;

mulime de arce de conectare a poziiilor

RPF este un 3-tuplu P F , T F , F F , unde:

finit de poziii flux de date;

finit de tranziii flux de date;

F DF P D T F este o mulime de arce

F FD T F P D este o mulime de arce

de stare de conectare a tranziiilor flux de

1. REELE PETRI FUNCIONAL

RPD este un 4-tuplu

mulime de arce de conectare a poziiilor

Regulile de validare ale tranziiilor flux

Sinteza Procesoarelor Specializate n baza Reelelor Petri Hardware Funcional Interpretate

numele, magistralele i semnalele de intrare,

<object class="TclsFrame" name="Frame1"

Modelul XML al obiectului TclsText de

* definirea unui registru cu numele Rg:

Sinteza Procesoarelor Specializate n baza Reelelor Petri Hardware Funcional Interpretate

unde: Range[8] numrul de ranguri (8),

3. REELE PETRI HARDWARE

a numrului de jetoane n elementul de procesare

a numrului de jetoane n elementul de procesare

determin condiia de validare a elementelor de

determin condiia de validare a elementelor de

determin condiia de validare a elementului de

Sinteza Procesoarelor Specializate n baza Reelelor Petri Hardware Funcional Interpretate

HF i tranziiile HF , i tranziiile HF i poziii

Verificarea i testarea funcional a codului

Figura 1. Algoritmul de sintez a procesoarelor

Sinteza Procesoarelor Specializate n baza Reelelor Petri Hardware Funcional Interpretate

- elemente de procesare HD i HD pentru

Figura 3. Exemplu RPFD pentru sinteza

Figura 2. Structura procesorului specializat.

Rezultatele prezentate n aceast lucrare au

Sinteza Procesoarelor Specializate n baza Reelelor Petri Hardware Funcional Interpretate

16 (96). S. 30-36. ISSN: 2072-0297 (Print). ISSN:

Recomandat spre publicare: 24.09.2015.

S-ar putea să vă placă și