5.5.

DEMULTIPLEXOARE
Demultiplexoarele (DMUX) sunt circuite logice combinaionale cu o singur intrare i m ieiri, care permit transferul datelor de la intrarea unic spre una din cele m ieiri. Selecia ieirii spre care se transfer datele se face prin intermediul unui cuvnt de cod de selecie numit adres, cuvnt care are n bii. Numrul de ieiri m este egal cu numrul combinaiilor logice de adres 2n a cror apariie urmeaz s autorizeze transferul semnalului de intrare succesiv ctre cele m ieiri ( m=2n). Schema de principiul a unui demultiplexor este prezentat n figura 5.5.1 Intrri de selecie . An A2 A1 A0

Y0 Y1 Intrare de date I K Y2 Y3 Y4 Ym E Intrare de autorizare Figura 5.5.1 Schema de principiu a unui demultiplexor n funcie de poziia comutatorului K , semnalul de intrare I va fi transmis uneia din ieirile de date Y0, Y1, Y2, .....Ym. Poziia comutatorului este comandat de nivelul logic al intrrilor de selecie (A1, A2,...An), care formeaz adresa unei anumite ieiri de date. Cnd codul cuvntului de la intrarea de selecie (A0,...An) corespunde cu adresa unei ieiri (Y0,....Ym ), semnalul de la intrarea de date (I) este transmis ctre acea ieire. Celelalte ieiri (care nu sunt active) vor trece n 0 logic (la unele circuite n 1 logic). Demultiplexorul mai este prevzut cu o intrare de autorizare (E) care permite funcionarea sau blocarea demultiplexorului. Principala utilizare a demultiplexorului este conversia serie paralel a datelor binare. Ieiri de date

http://eprofu.ro/electronica

1. DEMULTIPLEXOR CU 4 IEIRI Acest multiplexor (fig.5.5.2 a) permite transferul datelor de pe intrarea de date I la una din ieirile Y0, Y1, Y2, Y3 n funcie de starea logic a intrrilor de selecie A0, A1 conform tabelei de adevr din ( fig. 5.5.2 b). Cnd A1=0, A0=0 ( 0 ) semnalul de pe intrarea I se transfer pe ieirea Y0 Cnd A1=0, A0=1 ( 1 ) semnalul de pe intrarea I se transfer pe ieirea Y1 Cnd A1=1, A0=0 ( 2 ) semnalul de pe intrarea I se transfer pe ieirea Y2 Cnd A1=1, A0=1 ( 3 ) semnalul de pe intrarea I se transfer pe ieirea Y3 I A0 A1
Intrri selecie Intrare date Ieiri de date

DMUX 1:4
Y3 Y2 a Y1 Y0

A1
0 0 0 0 1 1 1 1

A0
0 0 1 1 0 0 1 1

I
0 1 0 1 0 1 0 1

Y0
0 1 0 0 0 0 0 0 b

Y1
0 0 0 1 0 0 0 0

Y2
0 0 0 0 0 1 0 0

Y3
0 0 0 0 0 0 0 1

Figura 5.5.2 Demultiplexor cu 4 ieiri

Realizat cu pori logice elementare, demultiplexorul cu 4 ieiri arat ca n figura 5.5.3 A1 A0

P0

Y0

P1

Y1

P2

Y2

P3

Y3

Figura 5.5.3 Demultiplexorul cu 4 ieiri realizat cu pori logice

http://eprofu.ro/electronica

Prezentarea demultiplexorului cu 4 ieiri - 74LS155N (figura 5.5.4) a. Configuraia terminalelor: 1I +V 2I B A

0V b. Tabelul de adevr
Intrri selecie Intrare
autorizare

Intrare date

Ieiri de date

A1
0 0 0 0 1 1 1 1 X

A0
0 0 1 1 0 0 1 1 X 0 0 0 0 0 0 0 0 1

I
0 1 0 1 0 1 0 1 X 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1

c. Circuit de verificare a demultiplexorului

VCC 5V I U1
1 2 13 3 15 14 1C ~1G A B ~2C ~2G 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3 7 6 5 4 9 10 11 12

R1 150 R2 150 R3 150 R4 150 LED3 LED2 LED1 LED0

A0

A1

74LS155N

Figura 5.5.4 Demultiplexorul cu 4 ieiri 74LS155N

http://eprofu.ro/electronica

2. DEMULTIPLEXOR CU 8 IEIRI Acest multiplexor (fig.5.5.5 a) permite transferul datelor de pe intrarea de date I la una din ieirile Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7 n funcie de starea logic a intrrilor de selecie A0, A1, A2 conform tabelei de adevr din ( fig. 5.5.5 b). Cnd A2=0, A1=0, A0=0 ( 0 ) semnalul de pe intrarea I se transfer pe ieirea Y0 Cnd A2=0, A1=0, A0=1 ( 1 ) semnalul de pe intrarea I se transfer pe ieirea Y1 Cnd A2=0, A1=1, A0=0 ( 2 ) semnalul de pe intrarea I se transfer pe ieirea Y2 Cnd A2=0, A1=1, A0=1 ( 3 ) semnalul de pe intrarea I se transfer pe ieirea Y3 Cnd A2=1, A1=0, A0=0 ( 4 ) semnalul de pe intrarea I se transfer pe ieirea Y4 Cnd A2=1, A1=0, A0=1 ( 5 ) semnalul de pe intrarea I se transfer pe ieirea Y5 Cnd A2=1, A1=1, A0=0 ( 6 ) semnalul de pe intrarea I se transfer pe ieirea Y6 Cnd A2=1, A1=1, A0=1 ( 7 ) semnalul de pe intrarea I se transfer pe ieirea Y7 I A0 A1 A2

DMUX 1:8
Y7 Y6 Y5 Y4 Y3 Y2 a Y1 Y0

INTRRI

IEIRI

A2
0 0 0 0 1 1 1 1

A1
0 0 1 1 0 0 1 1

A0
0 1 0 1 0 1 0 1

Y7
0 0 0 0 0 0 0

Y6
0 0 0 0 0 0

Y5
0 0 0 0 0

Y4
0 0 0 0

Y3
0 0 0

Y2
0 0

Y1
0

Y0
0 0 0 0 0 0 0

Figura 5.5.5 Demultiplexor cu 8 ieiri

0 b

0 0

0 0 0

0 0 0 0

0 0 0 0 0

0 0 0 0 0 0

http://eprofu.ro/electronica

Realizat cu pori logice elementare, demultiplexorul cu 8 ieiri arat ca n figura 5.5.6

VCC 5V I

A2

A1

A0

P7

P6

P5

P4

P3

P2

P1

P0

Figura 5.5.6 Circuit de verificare a demultiplexorului cu 8 ieiri realizat cu pori logice

Y7

Y6

Y5

Y4

Y3

Y2

Y1

Y0

Prezentarea demultiplexorului cu 8 ieiri - 74LS138N (figura 5.5.7) a. Configuraia terminalelor A0 A1 A2 E 0V b. Tabelul de adevr INTRRI
E 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Y7 1 1 1 1 1 1 1 Y6 1 1 1 1 1 1 1 Y5 1 1 1 1 1 1 1

+V

IEIRI
Y4 1 1 1 1 1 1 1 Y3 1 1 1 1 1 1 1 Y2 1 1 1 1 1 1 1 Y1 1 1 1 1 1 1 1 Y0 1 1 1 1 1 1 1

Figura 5.5.7 Demultiplexorul cu 8 ieiri 74LS138N

http://eprofu.ro/electronica

Circuit de verificare a demultiplexorului cu 8 ieiri 74LS138N

VCC 5V I U1
1 2 3 6 4 5 A B C G1 ~G2A ~G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7

R1 150 R2 150 R3 150 R4 150 R5 150 R6 150 R7 150 R8 150 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

A0

A1

A2

74LS138N

http://eprofu.ro/electronica