1. - Adresarea liniară, care presupune accesul 3.

3. Un alt concept este acela al formării unei
în memorie în mod continuu de la adresa 0 la
adresa 2n-1, unde "n" este numărul de biţi ai
unei adrese (sau, fizic, numărul de linii ai
magistralei de adrese).
2. - Adresarea segmentată, în care memoria
este divizată logic în porţiuni numite
segmente, în interiorul cărora adresarea este
liniară. Orice localizare în memorie se face
relativ la baza segmentului iar fixarea fizică a
bazei unui segment este transparentă
utilizatorului. Am prezentat deja, pentru 8086,
mecanismul segmentelor de dimesiune fixă,
noţiunea de adresă logică precum şi
translatarea ei în adresă fizică.
memoria virtuală intră toate resursele de
memorii virtuale. Aceasta se defineşte ca
fiind totalitatea hărţii memoriei care poate fi
formată prin concatenarea numărului maxim
de segmente, fiecare presupus la dimensiunea
sa maximă, pe care un utilizator le poate crea
prin folosirea unei adrese virtuale. Această
ultimă noţiune este o generalizare a adresei
logice şi permite programatorului să
localizeze, indirect, o informaţie într-un
segment a cărui adresă fizică de bază şi
dimensiune au fost stabilite anterior. Ceea ce
este cu adevărat interesant constă în
dimensiunea memoriei virtuale care poate
întrece cu mult dimensiunea memoriei fizice
(interne) a microcalculatorului. Astfel, în
memorie ale microcalculatorului, atât cele
interne cât şi cele externe (discuri, bandă etc.),
limitele fîzice fîind transparente utilizatorului.
Primul reprezentant al familiei Intel care
foloseşte acest mecanism este 80286. El poate
folosi o memorie virtuală de 1GB, deşi
memoria fizică direct adresabilă are numai
16MB. Succesorii familiei, i386, i486 şi
Pentium pot avea o memorie virtuală de 64TB,
în timp ce memoria fizică are "numai" 4GB.
Remarcabil este faptul că Intel 80286 şi
succesorii au mecanismul de gestionare
implementat pe cip (Motorola, de pildă,
foloseşte un cip separat).

Calculul
Unitate
adreselor
pentru Unitate de Adres
4. Se observă, că, în comparaţie cu schema bloc funcţională a gestionarea Adres interfaţă cu e
microprocesoruhii standard pe 16 biţi, aici apar în plus Unitatea pentru memoriei magistrala
gestionarea memoriei şi Unitatea pentru tratarea instrucţiunilor. a
Aceasta din urmă este o dezvoltare a blocului din figura 5.1 care se ocupa de reală
formarea cozii de instrucţiuni. Pentru Intel 80286 acest bloc menţine
permanent o coadă de trei instrucţiuni decodificate, pregătite pentru Date
execuţie, instrucţiuni provenite dintr-o coadă de şase instrucţiuni în stare Codur
"brută" stocate în Unitatea de interfaţă cu magistrala (ca în cazul lui Intel
Unitate
8086). Se poate conchide că gradul de paralelism al acţiunilor i
pentru
microprocesorului creşte: acum apar practic patru procesoare care îşi tratarea
desfaşoară concomitent funcţiile specifice. Unitate de
instrucţiunil
execuţie
or

5. Un alt concept este acela de programului la o altă adresă (secvenţă) decât

multiprocesare (concurenţă, multiprogramare,
"multitasking") care se referă la capacitatea
calculatorului de a executa mai multe procese
("task-uri") simultan aceasta se realizează prin
comutarea, secvenţială, de la o secvenţă de
instrucţiuni a unui proces (task) la altă
secvenţă aparţinând altui proces şi aşa mai
departe, apoi se comută din nou la prima
secvenţă etc. Precizăm că noţiunea de proces
(task) folosită aici se referă la o secvenţă de
acţiuni coerente (eventual organizate ca
programe de sine stătătoare) care duc la
îndeplinirea unui scop, folosind resursele
calculatorului: memorie, timp de procesor,
memorie externă etc.
6. Mecanismul protecţiei. Protecţia are,
pentru toate microprocesoarele de uz general
evoluate, trei aspecte de bază:
• Controlul informaţiei (coduri sau diverse
tipuri de date);
• Izolarea utilizatorilor unul faţă de altul
(protecţia "inter-task");
• Izolarea software-ului de sistem de cel de
aplicaţii (protecţia "intra-task").
Se impun aici câteva observaţii strict
necesare.
7. Procesul ("swapping tasks"), constă în
trimiterea provizorie în memorie a proceselor
(sau a unor părţi componente dintr-un proces)
din memoria internă în cea externă, dacă acel
proces (sau acea parte din el) nu este în
execuţie la un moment dat. Schimbarea locului
între memoria internă şi cea externă se poate
face de câte ori este necesar pentru a menţine
continuu în memoria internă doar strictul
necesar bunei desfaşurări a unei acţiuni.
8. Banda de asamblare - Din unitatea
„prefetch” instrucţiunea se transferă în unitatea
pentru decodificarea instrucţiuni, şi unitatea
„prefetch” este liberă şi poate citi următoarea
instrucţiune. Deci, în interiorul
microprocesorului se află 5 instrucţiuni în
diferite etape de execuţie.
Arhitectura scalară – sutn Microprocesoarele
ce includ o Bandă de asamblare.
Arhitectura suprascalara - microprocesoare
ce includ două şi mai multe benzi de
asamblare.
9. Mecanismul predicţiei adreselor
salturilor (BTB) - Definim prin salt procedeul
de a părăsi secvenţa succesivă de executare a
cea care urmează instrucţiunii curente.
10. Analiza dinamică a fluxului de date.
Scopul analizei - determinarea legăturilor
între instrucţiunile programului de datele
programului şi de registrii microprocesorului
cu optimizarea ulterioară a execuţiei fluxului
de instrucţiuni. Scopul principal - încărcarea
maximală a Benzii de asamblare. În acest
scop, parcurgerea succesivă a instrucţiunilor
poate fi nerespectată la intrarea pe banda de
asamblare, însă logica de execuţie a
programului va fi menţinută.
11. Executarea speculativă. Această
proprietate caracterizează capacitatea
microprocesorului de a executa nesuccesiv
instrucţiunile, restabilind ulterior ordinea
iniţială a instrucţiunilor şi ordonând transferul
rezultatelor executării instrucţiunilor în
ordinea prevăzută de algoritmul iniţial.
Această posibilitate este asigurată prin
divizarea unităţilor "prefetch", execuţie şi
eliminare/restabilire.

12. În modelul program al microprocesorului
Intel intră:
• Harta memoriei fizice (Pentium IV –
236 – 1 B);
• Setul de registre generali;
• Setul de registre de segment;
• Setul de registre de stare şi control;
• Setul de registre ai unităţii de calcul
în virgulă mobilă (coprocesorului);
• Setul de registre destinate extensiilor
MMX, reflectaţi pe registrii
coprocesorului (Pentium MMX);
• Setul de registre destinate extensiilor
MMX în virgulă mobilă (Pentium
III);
• Stiva. Structură de memorie,
accesul la care se petrece cu
instrucţiuni speciale (PUSH, POP).
Setul de registre
Modelul program include câteva grupe de
registre folosite de programe:
• Registre generali eax/ax/ah/al,
ebx/bx/bh/bl, edx/dx/dh/dl,
еcх/cx/ch/cl, ebp/bp, esi/si, edi/di,
esp/sp. Aceste registre conţin, de
regulă, operanzi şi/sau rezultate
aferente instrucţiunilor de transfer şi
prelucrare a datelor;
• Registre segment cs, ds, ss, es, fs,
gs. Aceste registre sunt folosite
pentru crearea diviziunilor logice în
memorie numite segmente;
• Registre coprocesorului st(0), st(l),
st(2), st(3), st(4), st(5), st(6), st(7).
Sunt folosiţi în calcule în virgulă
mobilă;
• Registre extensiilor MMX (date
împachetate, întregi) mmx0, mmx1,
mmx2, mmxЗ, mmx4, mmx5,
mmx6, mmx7;
• Registre extensiilor XMM (date
împachetate, în virgulă mobilă)
хmm0, хmm1, хmm2, хmmЗ,
хmm4, хmm5, хmm6, хmm7;
• Registre de stare şi control – conţin
informaţia despre starea
microprocesorului, programului în
execuţie;
• Registrul de fanioane eflags/flags;
• Registrul indicator de instrucţiuni;
• Registre de sistem – dedicate
controlului modurilor de funcţionare
microprocesorului.
Grupele de registre de uz general, segment,
registrul indicator de instrucţiuni, registrul de
fanioane ale Pentium III au destinaţii identice
cu registrele respective ale i8086, diferând
numai prin lungimea lor.
Grupul de registre segment a fost extins cu
două registre de date „gs” şi „fs”.
În registrul de fanioane au fost introduşi
indicatori noi

Registre de uz general
Spatiul
236 -1 (2 32-1)
31 15 0
ax de
eax adresare
ah al
i 486 / Pentium
bx Pentium PRO /II/III/IV
ebx
bh bl
Stiva
cx
ecx ss: esp
ch cl
dx
edx 0
dh dl
ebp bp cs
ss
esi si Registre de
ds segment
edi di es
esp sp
fs
gs
Registr ele coprocesorului st (7)-st (0)
79 63 0 Registre de stare si control
st (0) mmx 0
st (1) mmx 1 Registrul de fanioane
st(2) mmx 2 eflags flags
st (3) mmx 3 31 15 0
st (4) mmx 4 Registrul indicator de instructiuni
st (5) mmx 5 eip ip
st (6) mmx 6 31 15 0
st (7) mmx 7
Registr ele extensiilor MMX Registre de sistem
(mmx 7-mm 0)
(Pentium MMX /II -IV)
127 0
xmm 0
xmm 1
xmm 2
xmm 3
xmm 4
xmm 5
xmm 6
xmm 7
Registr ele extensiilor MMX in virgula mobila
(Pentium III /IV)

Registrele de uz general
Structura şi destinaţia registrelor pe 32 biţi este
analogică IA-32. Au fost adăugate 8 registre
de uz general (R8...R15), adresarea a fost
unificată: adresarea la fiecare din 16 registre se
petrece ca la un registru pe 64-, 32-, 16- sau 8
biţi (se folosesc numai biţii inferiori).
RIP, în varianta pe 64 biţi, poate fi utilizat la
adresarea relativă a datelor.
Blocul MMX şi extensiile 3DNow!
Tehnologia MMX este orientată aplicaţiilor
multimedia, grafica 2D/3D şi comunicaţiilor.
Avantajul principal al MMX constă în
prelucrarea concomitentă a unui şir de date cu
o instrucţiune – conform tehnologiei SIMD
(Single Instruction — Multiple Data).
Tehnologia MMX prelucrează noi tipuri de
date împachetate în registre pe 64 biţi: 8 Byte,
4 cuvinte, 2 cuvinte duble, cuvânt pe 64 biţi.
Aceste date sunt prelucrate în registrele
MMX0-MMX7, care reprezintă 64 biţi
inferiori ai registrelor FPU pe 80 biţi.
Tehnologia 3DNow! extind capacitatea
blocului MMX. Această tehnologie
prelucrează date în format FP – 2 cuvinte pe
32 biţi cu o precizie unitară şi date împachetate
(8 Byte, 4 cuvinte, 2 cuvinte duble, cuvânt pe
64 biţi).
Blocul XMM şi extensiile SSE
Extensiile SSE (Streaming SIMD Extensions)
sunt destinate accelerării prelucrării fluxurilor
mari de date în virgulă mobilă (FP). Extensiile
fluxurilor de date sunt realizate pe baza
registrelor blocului XMM (8 registre pe 128
biţi la microprocesoarele pe 32 biţi, 16 - la
microprocesoarele x86-64). Registrele XMM
prelucrează următoarele tipuri de date:
• 4 numere în virgulă mobilă cu
precizie unitară (32 biţi);
• 2 numere în virgulă mobilă cu
precizie dublă (64 biţi);
• Numere întregi: 16 Byte, 8
cuvinte, 4 cuvinte duble sau 2
cuvinte pe 64biţi (numai în SSE2)
În procesoarele Pentium III este aplicat setul
SSE, în Pentium 4 – SSE2 destinat pentru
prelucrarea datelor în grafica 3D,
codarea/decodarea video, cifrarea datelor.
Apoi a fost aplicată şi extensia SSE3. Blocul
XMM şi seturile SSE1, SSE2, SSE3 sunt
aplicate şi în microprocesoarele AMD.

Instrucţiuni de uz general

Instrucţiuni de bază Instrucţiunile modurilor

8086, 80286 pe 64 biţi

Instrucţiuni de sistem

Instrucţiuni x87 Instrucţiuni matematice

Media instrucţiuni pe 128 biţi

Media instrucţiuni pe 64 biţi

Instrucţiuni MMX Extensiile AMD Instrucţiuni

Instrucţiuni MMX SSE

Instrucţiuni Extensii instrucţiuni Instrucţiuni Instrucţiuni

AMD 3DNow! AMD 3DNow! SSE2 SSE3
17.
RF Fanionul reluare (Resume Flag) 16 Se foloseşte la prelucrarea întreruperilor provenite de
la registrul de reglare
VM Fanionul modului virtual 8086 17 Indicatorul funcţionării microprocesorului în mod
(Virtual 8086 Mode) virtual 8086:
1 —microprocesorul funcţionează în modul virtual
8086
0 — microprocesorul funcţionează în modul real
AC Fanionul alinierii 18 Destinat controlului alinierii la adresarea memoriei
(Alignment Check)
VIF Fanionul 19 În modul virtual este analogic fanionului if. Fanionul
Întreruperii vif se foloseşte împreună cu fanionul vip. A fost
Virtuale introdus în Pentium.
(Virtual Interrupt Flag)
VIP Fanionul 20 Se setează în 1 pentru indicarea întreruperii amânate.
Întreruperii Se foloseşte în modul V împreună cu fanionul vif.
Virtuale amânate (Virtual Introdus la Pentium.
Interrupt Pending flag)
ID Fanionul 21 Indică susţinerea instrucţiunii cpuid.
identificării (IDentification flag)

Memoria virtuală pentru Intel 80286
Adresa virtuală, ca şi adresa logică, are
pentru utilizator două părţi componente:
• adresa efectivă (sau offsetul ădresei
virtuale);
• selectorul, care înlocuieşte adresa
segment.
Adresa efectivă este adresa în interiorul
segmentului şi utilizatorul trebuie să o
conceapă ca fiind relativă la baza umri
segment predefinit. Adresa efectivă este
precizată de modul de adresare aferent
instrucţiunii care o utilizează.
31
Selectorul se află, ca şi în cazul
adreselor logice, tot într-un registru segment.
Noutatea constă în faptul că definirea
segmentului asociat unui selector nu se mai
face direct (ca în cazul microprocesorului Intel
8086) ci prin mecanismul adresării indirecte.
Toate consideraţiile anterioare sunt
valabile pentru toate componentele familiei
Intel care realizează gestionarea memoriei.
Microprocesorul 80286 are următoarele
particularităţi:
- Adresa virtuală este o adresă pe 32 de biţi:
AV ≡ adr32
- Adresa efectivă este o adresă pe 16 biţi: AE
≡ adr16
15
Aceasta impune dimensiunea maximă a unui
segment la 216 B = 64kB
(cuanta de informaţie în memorie continuă să
rămănă octetul). Subliniem că un segment
poate avea orice mărime între 1B şi 64kB.
- Selectorul are 16 biţi şi este compus din trei
entităţi informaţionale:
• un câmp numit INDEX pe 13 biţi;
• un "indicator de tabelă" (TI) care ocupă 1 bit;
• un câmp de 2 biţi denumit "nivelul de
privilegiu cerut" (RPL). Deci:
SELECTOR = INDEX ↑TI ↑RPL
Figura 7.1 prezintă: a) configuraţia adresei
virtuale şi b) configuraţia selectorului pentru
microprocesorul Intel 80286.

31 15
SELECTOR
0 AE
15
(offset) 3 21
0

INDEX
TI RPL
Tabelele de descriptori guvernează
interpretarea adreselor virtuale. Orice
translatare a adreselor virtuale în adrese fizice
face apel implicit la aceste tabele. Există trei
categorii de tabele de descriptori:
1. "Tabela descriptorilor globali" (GDT)
destinată să conţină informaţiile pentru o
descriere completă a spaţiului adreselor
globale. Să reţinem că există o singură tabelă
de acest fel.
2. "Tabelele de descriptori locali" (LDT)
conţin informaţiile din spaţiul adreselor locale
folosite de unul sau mai multe procese.
Translatarea adresei virtuale
Mecanismul de translatare porneşte de
la cele două entităţi informaţionale din adresa
virtuală:
– Selectorul furnizează, la rândul său,
următoarele informaţii:
• Prin intermediul lui TI se identifică
tipul de tabelă.
• Câmpul INDEX este multiplicat cu
8 (un descriptor are 8B) şi se obţine
poziţia relativă faţă de baza tabelei,
identificându-se astfel un descriptor
din tabelă.
Din descriptor se extrage:
a) Adresa fizică a bazei segmentului
("BAZA") pe 3 octeţi pentru Intel 80286 şi pe
4 octeţi pentru Intel 386/486/Pentium.
b) Dimensiunea segmentului vizat
("LIMITA") pe 2 octeţi pentru Intel 80286 şi
pe 20 de biţi pentru Intel 386/486/Pentium.
 SELECTOR
AE
15
0
INDEX
T
I
7 Tabela Segme
A
0 nt

+
F
descript LIMIT
ori A
selec
Descript tat
or

de
BA
segme ZA
nt

Baza tabelei de
descriptori

Figura 7.6
Localizarea acestor informaţii în descriptorul de segment va fi precizată în subcapitolul următor.
– Adresa efectivă se adună la BAZA obţinută indirect cu ajutorul selectorului (aşa cum arătam mai sus) obţinându-se astfel adresa fizică (AF) a informaţiei
din segmentul vizat (dimensiunea adresei fizice este, evident, diferită pentru Intel 80286 şi pentru 386/486/Pentium). Concomitent se verifică dacă
dimensiunea prestabilită a segmentului nu este depăşită:
AF ≤ BAZA + LIMITA sau AE ≤ LIMITA
O prezentare generală a mecanismul de translatare este dată în Figura 7.6.

7.6. Registre "cache"

Presupunând că referinţele în memorie se fac mai des decât schimbarea informaţiei din registrele segment şi decât schimbarea procesului activ (deci schimbarea
selectorului din LDTR) s-a recurs la folosirea unor registre ascunse ("cache").

Figura 7.10 prezintă registrele cache ale microprocesorului Intel 80286.

CS segmentelorSELECTOR
Se observă că registrele de program, stivă, de date şi suplimentar, precum şi LDTR au "o prelungire" invizibilă utilizatorului. Aici se află toate
informaţiile necesare din 63 48 47
descriptorul asociat selectorului din registrul respectiv. 40 39 Registre cache
16 15 0
S 63 48 47 40 39
S 16 15 0

D
S
ACCES BAZA seg.selectat
55 SELECTOR LIMITA
39 Registru cache
E 15 0
S
55 39
LDTR 15 0
BAZA LDT
LIMITA LDT
39 15
0
BAZA GDT
GDTR
LIMITA GDT
 Figura 7.10

CS Ori15
cate ori este încărcat un registru segment "vizibil" cu un selector, se încarcă şi cei şase octeţi utili
SELECTOR 0 Re gistre ca
che
SS
15 0

DS

ES

FS ATRIBUTE BAZA seg.selectat

LIMITA

LDTR
GS
ATRIBUTE BAZA LDTR
LIMITA LDTR
Figura 7.11
din descriptorul asociat în registru cache respectiv. Aici se află adresa fizică a bazei segmentului vizat, dimensiunea sa precum şi drepturile de acces. Deci toate
informaţiile necesare unei referinţe în memorie sunt stocate în aceste registre care reprezintă o "memorie" pe cip, foarte rapid adresabilă. Adresa fizică se calculează
direct prin suma dintre baza segmentului, aflată în registrul cache, şi adresa efectivă din adresa virtuală specificată conform modului de adresare. Concomitent se pot
face toate verificările necesare (dacă informaţia este în interiorul dimensiunii predefinite a segmentului, dacă segmentul e prezent, ce tip de segment este vizat etc).

Paginarea
Paginarea este procedeul de realizare în memorie a unor blocuri fixe numite pagini, care pot fi utilizate în mecanismul interschimbării proceselor (transferul
blocurilor între memoria internă şi cea externă).
Tehnica paginării este larg folosită şi este aplicată de unitatea de gestionare a memoriei (Memory Management Unit, MMU). Paginarea utilizează directorul şi tabele
de descriptori a paginilor – structuri de date în memoria fizică (operativă). Unitatea MMU divizează adresa lineară în pagini virtuale de o mărime fixă (4KB, 4MB,
2MB). Pe pagini similare este divizat şi spaţiul adreselor fizice.
Există procesoare care crează pagini în memoria fizică, sau, ca în cazul familiei Intel, în memoria virtuală.

Adresa
liniară
(AL)

Figura 7.12
 Avantajele paginării pot fi rezumate astfel:
• Un obiect în memorie nu trebuie să fie continuu: pagina poate constitui o nouă "cuantă" de informaţie.
• Mecanismul paginării şi, implicit, întreaga tehnică de a schimba continuu blocuri fixe de informaţii întră memoria internă şi cea externă nu sunt vizibile
utilizatorului.