Realizarea circuitelor de MIN/MAX- Operarea n curent

1. Circuite pentru realizarea operatorilor de minim/maxim cu dou intrri

Circuitele Yamakawa

Una dintre primele soluii de realizare n curent a operatorilor de minim, respectiv maxim, sunt
propuse de profesorul japonez Yamakawa.
n figura 1, se poate vedea schema de principiu, relaiile de calcul pentru curentului de ieire
precum i o implementare cu circuite MOS, pentru un operator de minim cu dou intrri:

Fig. 1. Operatorul de minim propus de Yamakawa

Pentru operatorul de maxim, schema electric este prezentat n figura 2.

Fig. 2. Operatorul de maxim propus de Yamakawa

Alte implementri bazate pe oglinzi de curent Cazul 1

n figura 3 se prezint o implementarea a operatorului de minim bazat pe oglinzi de curent mai
performante de tip cascod.

1
 Realizarea circuitelor de MIN/MAX- Operarea n curent

Fig. 3. Operatorul de minim cu 2 intrri

Alte implementri bazate pe oglinzi de curent Cazul 2

O soluie interesant de realizarea a circuitelor de min/max, cu dou intrri, este propus de Gh.
Yosefi [1]. Schemele de principiu pentru realizarea celor doi operatori sunt prezentate n figura 4

Fig.4: Circuite de principiu pentru implementarea operatorilor de min/max

Funcionare pentru circuitul de minim (fig. 4a):

- M2+M1 formeaz o oglind de curent,
- M2+M3 formeaz o alt oglind de curent,
- Curenii de dren ai tranzistoarelor M1, M2 i M3 sunt egali datorit oglinzilor de curent
menionate mai sus;
- Dac I2 I1, diferena de curent (I2-I1) este preluat de tranzistorul Mx1 i este direcionat
spre mas. n aceste condiii, curentul de ieire este egal cu I1, cu alte cuvinte, este egal cu
cel mai mic dintre cei doi cureni de intrare;
- Schema nu lucreaz corect dac suntem n situaia I2 I1. Pentru aceast situaie trebuie
introdus un tranzistor suplimentare, Mx2, montat ca n figura 3a.

2
 Realizarea circuitelor de MIN/MAX- Operarea n curent

Funcionare pentru circuitul de maxim (fig. 4b):

- n mod similar circuitului de minim, oglinzile de curent realizate cu M2+M1, respectiv
M2+M3, foreaz cureni egali de dren prin tranzistoarele M1, M2 i M3;
- Dac curentul I1 I2, diferena de curent (I1-I2) necesar curentului de dren M2, este adus
de ctre tranzistorul Mx1;
- Schema nu lucreaz corect pentru situaia n care I1 I2 . Pentru acest caz este nevoie de
introducerea tranzistorului suplimentare MX2, conectat ca n figura 3b.
- Trecerea de la schema de principiu, la schema electric final, capabil s opereze corect
n ambele situaii (I1 I2 sau I1 I2), este ilustrat n figura 3;
o Schema din figura 3b se obine din schema de principiu (figura 3a), din dorina de a
echilibra cderile de tensiune de pe cele dou intrri de semnal (I1, respectiv I2);
o Schema din figura 3c se obine din schema anterioar (figura 3b), din dorina de a
proiecta o schem care s lucreze corect n ambele situaii:
pentru cazul I1 I2 conduce curent tranzistorul MX1
pentru cazul I1 I2 conduce curent tranzistorul MX2
o Oglinzile de curent sunt realizate cu structuri de tip Wilson/cascod permit
creterea rezistenelor de intrare pe cile de semnal i a rezistenei de ieire;

Fig.5: Trecerea de la schema de principiu la schema electric final pentru operatorul de maxim

Modificri similare celor prezentate anterior se fac i pentru circuitul de minim. Schemele
electrice finale, pentru cei doi operatori, sunt prezentate n figura 6.

3
 Realizarea circuitelor de MIN/MAX- Operarea n curent

Fig.6: Scheme electrice finale pentru implementarea celor doi operatori

Din analiza schemelor din figura 6 se constat c avem scheme modulare, simetrice, uor de
realizat n structuri integrate. Singura deficien pentru aceste scheme este c nu accept dect
dou intrri.

2. Circuite de MIN/MAX cu intrri multiple

Circuitele prezentate anterior prezint dezavantajul c prezint numai dou intrri.

Realizarea operatorilor cu numr mare de intrri folosind circuite cu dou intrri este posibil prin
scheme arborescente ns, acestea sunt generatoare de erori cumulative.
O soluie de realizare a operatorului de maxim cu mai multe intrri, pe un singur nivel, este
propus de Sasaki (vezi figura 7). Schema folosete mai multe oglinzi de curent conectate n bucle
de reacie pozitive [2].

Fig.7: Schema de principiu a operatorului de MAX cu N intrri, propus de Sasaki

Pentru implementarea operatorul de minim cu N intrri se pot folosi teoremele lui DeMorgan dup
cum urmeaz:

n consecin, operatorul de minim cu N intrri necesit un operator de maxim cu N intrri i N+1

circuite de complementare. Modul de conectare este prezentat n figura 8, n care MV reprezint
valoarea maxim a valorii logice.
4
 Realizarea circuitelor de MIN/MAX- Operarea n curent

Fig.8: Schema de principiu a operatorului de MIN cu N intrri propus de Sasaki

Cu toate c viteza de calcul a circuitelor propuse de Sasaki este mult superioar celor realizate cu
structuri arborescente de circuite cu 2 intrri, nu a fost eliminat complet riscul erorilor cumulative,
iar viteza de calcul poate fi crescut prin alte abordri.

Circuite bazate pe conceptul LTA (Loser Take All)

O alt idee de realizare a operatorului de MIN cu intrri multiple este propus de Huang [3],
folosind o arhitectur cu un singur etaj (vezi figura 9).
Fiecare celul de minim este format din 4 tranzistoare: primele dou formeaz o oglind simpl
de curent ce transmite curentul de intrare spre celula de minim; urmtorul tranzistor acioneaz ca
un limitator de curent iar ultimul ca un cu intrri multiple avnd cuplaj n surs.

Fig.9: Schema operatorului de MIN cu N intrri propus de Huang

5
 Realizarea circuitelor de MIN/MAX- Operarea n curent

3. Circuite cu realizare simultan a celor doi operatori

Circuitele de realizare simultan a operatorilor min/max sunt folosite n circuitele VLSI pentru
sinteza funciilor neliniare. Cele mai dese aplicaii sunt n:
- implementarea hardware a sistemelor fuzzy de control;
- implementarea hardware a reelelor neuronale artificiale;
- implementarea hardware a sistemelor neuromorfice;
- realizarea redresoarelor de precizie;
Pentru realizarea operatorilor min/max cu operare n curent se cunosc urmtoarele soluii:
- circuite de tip winner take all (circuite WTA);
- utilizarea redresoarelor de precizie;
- utilizarea de circuite de tip selector;
Circuitele WTA au fost folosite nc de la nceputurile eforturilor de implementare hardware a
regulatoarelor fuzzy.
Utilizarea redresoarelor de precizie nu este o soluie acceptabil pentru structurile VLSI deoarece
necesit scheme prea ample pentru fiecare operator;

Circuitele de selecie a curenilor de intrare par a fi mai avantajoase deoarece folosesc component
mai putine si nu necesit circuite externe de control. Aceste circuite pot fi implementate n
structuri VLSI de complexitate mare, cu paralelism masiv.

Cazul 1:

O soluie interesant de realizare simultan a operatorilor de minim/maxim, este propus de Jordi

Madrenas (University of Catalunya), bazat doar pe 4 tranzistoare MOS ce lucreaz ca switch-uri.
Schema de principiu este prezentat n figura 10a, iar modul de conectare a tranzistoarelor n
figura 10b. Schema opereaz n curent i nu poate accepta dect dou intrri.

Fig. 10: Realizarea simultan a operatorilor min/max, cu operare n curent:

a)schema de principiu; b)implementarea cu tranzistoare MOS

Schema propus de Madrenas poate fi integrat ntr-un amplificator diferenial pentru cazul n care
semnalele de intrare sunt de tensiune. Modul de conectare a circuitului de selecie este prezentat n
figura 11.

6
 Realizarea circuitelor de MIN/MAX- Operarea n curent

Fig. 11: Integrarea circuitului de selecie a curenilor intr-un etaj diferenial

pentru a permite lucrul cu semnale de tensiune la intrare

Bibliografie
1. Gh. Yosefi, S. Aminifar, Sh. Neda, M.A. Daneshwar - Design of a mixed-signal digital
CMOS fuzzy logic controller (FLC) chip using new current mode circuits, International
Journal of Electronics and Communications (AE), 65, 2011, pp 173-181;
2. M. Sasaki, T. Inoue, Y. Shirai, F. Ueno - Fuzzy Multiple-Input Maximum and
Minimum Circuits in Current Mode and their Analyses Using Bounded-Difference
Equations, IEEE Transaction Computers, Vol 39(6), pp 678-778, June, 1990
3. C. Y. Huang, C.J. Wang, B.D. Liu Modular Current Mode Multiple Minimum Circuit for
Fuzzy Logic Controllers, Electronic Letters, Vol. 32(12), pp. 1067-1069, June, 1996