Documente Academic
Documente Profesional
Documente Cultură
AL REPUBLICII MOLDOVA
Universitatea Tehnică a Moldovei
Facultatea Calculatoare, Informatică şi Microelectronică
Departamentul Microelectronică și Inginerie Biomedicală
Polschi Veaceslav
Raport
pentru lucrarea de laborator Nr.5
Verificat:
Crețu Vasile, lec universitar
Departamentul MIB,
Facultatea FCIM, UTM
Chișinău – 2021
Scopul: Cunoașterea principalelor caracteristici ale elementelor logice și a elementelor de
bază ale sintezei circuitelor logice.
Notițe teoretice:
Poarta AND este o poartă logică digitală care
implementează operația de conjuncție logică - se
comportă conform tabelului de adevăr din dreapta. O
ieșire cu nivel înalt de tensiune (1) rezultă doar dacă
ambele intrări sunt cu nivel înalt (1). Dacă nici una sau
doar o intrare este cu nivel înalt de tensiune, atunci ieșirea
este cu nivel jos (0).
Poarta OR (în română SAU) este o poartă logică digitală
care implementează operația de disjuncție logică, așa cum
este descrisă în tabelul de adevăr alăturat. Ieșirea pe nivel
înalt (1) are loc dacă cel puțin o intrare a porții are nivel
înalt (1). Dacă ambele intrări sunt pe nivel jos (0), atunci
ieșirea va fi tot pe nivel jos (0).
Poarta NAND (ȘI-NU logic) este o poartă logică digitală
care implementează operatorul lui Sheffer, în modul
prezentat în tabelul de adevăr alăturat. O ieșire cu nivel
jos (engleză = LOW) apare doar dacă ambele intrări sunt
cu nivel înalt. Dacă una sau ambele intrări sunt cu nivel
jos, atunci ieșirea are nivel înalt (engleză = HIGH]]).
Poarta XOR este o poartă logică digitală care
implementează operația de disjuncție exclusivă;
abrevierea XOR provine din engleză de la expresia
„exclusive OR” („SAU” exclusiv). Ea se comportă
conform tabelului de adevăr alăturat. Un rezultat 1 apare
numai dacă una și numai una dintre intrările porții e 1.
Dacă ambele intrări sunt 1 sau ambele sunt 0, atunci
rezultatul este 0.
Poarta XNOR este o poartă logică digitală care
implementează negația operației de disjuncție exclusivă
(XOR), în modul prezentat în tabelul de adevăr alăturat.
Versiunea cu două intrări reprezintă egalitatea logică. O
ieșire cu nivel înalt (1) rezultă dacă ambele intrări sunt pe
același nivel. Dacă una (și nu ambele intrări) este cu nivel
înalt (1), atunci ieșirea va fi pe nivel jos (0).
Negatia
A B C Y
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0