ARHITECTURA SISTEMELOR DE CALCUL

UB, FMI, CTI, ANUL III, 2021-2022

BLOCURI DE MEMORIE
ELECTRONICA
CEA MAI SIMPLA ARHITECTURA DE
MEMORIE RAM SCALABILA
 Circuite elementare de memorie

 Circuitul bistabil

OUTPUT OUTPUT

INPUT

Exemplu de circuit cu tranzistori bipolari

 Schema logica echivalenta

INPUT:

SAU-NU
S – SET
R -RESET
 Un impuls pozitiv pe S aduce iesirea Q1 in starea 1

 Un impuls pozitiv pe R aduce iesirea Q1 in starea 0

R
Q
S
Echivalentul mecanic al memoriei
 CELULA DE MEMORIE SRAM DE 1 bit
Diagrama logica pentru celula de 1 bit

Semnal: Select(1)

Select
R

Input S
Q Output Input BC Output

Read/Write
Semnal: Read(1)/Write(0)

Logic diagram Block diagram

 Matrice de celule de 4 celule
memorie 4x3
(4 locatii de 3 biti)

4x3 RAM Adrese pe 2 biţi

Biţi din cuvant

transferaţi in paralel

Cuvinte transferate
succesiv
(funcţie de adresa)

informaţia de adresa
se transforma in
semnal de selecţie Cuvant de 3 biţi
 Bloc de memorie: 1K x 8-bit RAM (chip)

 1K= 1024 cuvinte=210

pentru 1024 cuvinte este nevoie de o dimensiune de adresa de 10 biti

RAM 1K x 8

Input data 8 DATA (8) (8) 8

Output data
Address 10 ADRS (10)
Chip select CS
Read/write RW

Diagrama bloc a unui

chip RAM de 1K x 8b
 Address
Input data
Lines Lines 8 lines
11 10 0–9 0–1023
DATA (8) (8)
ADRS (10)
2x4 CS
decoder RW 1K x 8

S0 0 1024 – 2047
1 DATA (8) (8)
S1 2 ADRS (10)
3 CS
RW 1K x 8

2048 – 3071
Read/write DATA (8) (8)
ADRS (10)
CS
RW 1K x 8

Bloc 4Kx8b RAM 3072 – 4095

DATA (8)
(8)
ADRS (10)
in acest caz adresa este scrisa pe 12 biti CS
RW 1K x 8 Output
data
Blocurile OR de colectare sunt omis pentru simplificarea desenului

Tema: redesenati schema, incluzand si blocurile de colectare

 21-bit
addresses 19-bit internal chip address
A
0
A 1

A
19
512K x 8 A 20
memory chip

19-bit 8-bit data

address input/output

Chip select
2-bit
decoder

Alt exemplu:
Modul de memorie de 2M  32b asamblat cu
512K  8b static memory chips. 512k X 8
memory chip D D D D
31-24 23-16 15-8 7-0

Semnalul: Read/Write este omis

Tema: redesenati schema, incluzand toate blocurile si semnalele omis

TEMA
Desenati schema unui modul de memorie de 2G  64b,
folosind cipuri de memorie de 512M  32b