Modele de subiecte VHDL 2011 (Editare, compilare, simulare n Active HDL)

1. 2. 3. 4. 5. 6. 7. 8. Descriere structural pentru convertor de cod din BCD n Exces 3 Descriere flux de date pentru decodificator BCD zecimal MUX cu parametri generici exemplificare pt. MUX 16:1 Descriere structural pentru comparator de egalitate pe 2 bii Descriere comportamental pentru sumator-scztor pe 4 bii Descriere comportamental pentru memorie ROM 16 x 16 bii Descriere comportamental pentru memorie RAM 16 x 16 bii Descriere comportamental pentru bistabil JK sincron, cu intrri asincrone i cu proces pt. tact 9. Numrtor binar sincron pe 8 bii (operaii: resetare, numrare, ncrcare paralel) 10. Numrtor zecimal sincron pe 4 bii (operaii: resetare, numrare, ncrcare paralel) 11. Descriere structural pentru numrtor binar pe 8 bii utiliznd numrtor binar pe 2 bii 12. Registru universal sincron pe 4 bii (operaii: memorare, ncrcare paralel, deplasare dreapta, deplasare stnga, resetare) 13. Descriere structural pentru generator de numere pseudoaleatoare pe 4 bii 14. Memorie FIFO 4 x 8 bii 15. Modul de simulare pentru scztor complet pe 1 bit 16. Modul de simulare pt. DEMUX 1:8 17. Modul de simulare pentru buffer three-state pe 8 bii 18. Modul de simulare pt. bistabil JK sincron 19. Modul de simulare pt. numrtor sincron pe 2 bii 20. Modul de simulare pt. registru de deplasare pe 8 bii 21. S se citeasc date de pe o intrare serial i s se detecteze apariia secvenei 1100 din irul de intrare 22. S se descrie funcionarea unei reclame, care poate fi comandat s fie stins i aprins intervale diferite de timp. Textele Test_PSN i Rezultat_PSN, afiate pe reclam, se vor afia n consol 23. S se realizeze un registru de deplasare universal BARREL SHIFTER, care poate efectua deplasri la stnga sau la dreapta de maximum 3 poziii binare