ELECTRONIC III

Mecatronic

Cursul nr. 3 C3.1 Familia TTL de CI logice Circuitele care ndeplinesc o funcie logic se mai numesc i pori. Circuitele integrate (CI) logice au ca baz de fabricaie siliciul i tehnologia planar a acestuia i se mpart n principal n dou grupe: Circuite bipolare, caracterizate prin frecven mare de lucru i printr-o densitate a componentelor pe unitatea de suprafa a pastilei (cipului) de siliciu mai mic; Circuite unipolare (MOS) care au o densitate mai mare (cu 12 ordine de mrime) i sunt mai lente dect circuitele bipolare. Principalii parametri ai unei pori logice sunt: tpd timpul de (ntrziere) propagare a informaiei logice de la intrare ctre ieire, [ns]; Pd puterea medie consumat de poart, [mW]; PQ factor de calitate, egal cu produsul primilor doi parametri, [pJ]. PQ reprezint un factor de merit al familiilor de CI. fmax frecvena maxim de lucru, [MHz]; fan-out capacitatea maxim de ncrcare la ieire, [numr de intrri]. marginea de zgomot (de c.c.) reprezint diferena ntre valorile tensiunilor garantate pentru strile logice ale unui circuit care comand (la ieire) i valorile tensiunilor permise ale unui circuit de acelai tip comandat (la intrare). Porile logice care se caracterizeaz prin aceiai parametri se grupeaz n familii de CI. CI bipolare cuprind familiile: TTL, HTTL, LPTTL, LPSTTL, TSL, ECL i I2L. CI unipolare cuprind familiile: PMOS, NMOS i CMOS. Poarta fundamental din familia TTL standard cu ajutorul creia se poate genera orice funcie logic este poarta I-NU. Varianta cu dou intrri se prezint n fig. C3.1. Circuitele din familia TTL se alimenteaz cu tensiunea nominal de 5V, domeniul permis abaterii de tensiune fiind 4.75 5.25V. Funcia logic este realizat cu ajutorul tranzistorului multiemitor T1. Tranzistorul T2 ndeplinete rolul de comand n contratimp (totem pole) a etajului de ieire realizat cu tranzistoarele T3 (repetor) i T4 (inversor) i dioda D cu rol de deplasare de nivel.

Fig. C3.1. Poarta I-NU din familia TTL standard (A=B=1). Diodele D1 i D2 au rolul de a limita salturile negative de tensiune de la intrri. Pentru a arta c circuitul din fig. C3.1 ndeplineete funcia logic I-NU, presupunem mai nti c pe ambele intrri se aplic potenialul minim asociat lui 1 logic la intrare i anume 2V. n aceste condiii jonciunile EB ale lui T1 sunt polarizate invers i T1 lucreaz n regiunea activ invers. Potenialele din punctele caracteristice ale circuitului s-au evideniat presupunnd c tensiunea pe o jonciune pn polarizat direct este VD=VBE=0.7V iar n cazul tranzistorului saturat VCEsat=0.2V. Page 1 of 8

ELECTRONIC III

Mecatronic

Baza lui T1 se polarizeaz prin R1 i se afl la 2.1V. Acest potenial este suficient s deschid trei jonciuni: CB a lui T1, BE a lui T2 i BE a lui T3. T3 conducnd la saturaie, la ieire se obine VCEsatT3=0.2V. Saturarea simultan a lui T3 i T4 trebuie evitat deoarece nivelele logice se altereaz i circuitul se poate distruge. Dioda D mpiedic intrarea n conducie simultan a lui T3 i T4, deoarece potenialul din punctul M (0.9V) este insuficient s deschid T4 i D i s asigure i VCEsatT3, adic, n total, 1.6V. Se observ c circuitul asigur 0 logic la ieire numai dac pe ambele intrri se aplic 1 logic, conform tabelului de adevr al funcie logice I-NU. Dac cel puin pe una din intrri se aplic 0 logic se obine situaia din fig. C3.2. Valoarea maxim de tensiune la intrare pentru care se asociaz 0 logic este 0.8V. Dac pe o intrare se aplic 0 logic, jonciunea BE corespunztoare se deschide i potenialul din punctul P devine egal cu 0.7V. Aceast valoare este insuficient s deschid tranzistoarele T2 i T3 care vor fi blocate. Potenialul punctului M este ridicat, suficient ca T4 i dioda D s intre n conducie. n acest fel la ieire se obine un nivel de tensiune ridicat.

Fig. C3.2 Poarta logic TTL n situaia A=1, B=0 Se observ, n acest caz, c dac cel puin pe una din intrri se aplic 0 logic, la ieire se obine 1 logic, conform tabelului de adevr al funcie logice I-NU. Parametrii porilor TTL sunt: tpd=10ns; Pd=10mW/poart; PQ=10pJ; fmax=35MHz; fan-out=10; marginea de zgomot = 0.4V. Intrrile neutilizate ale unei pori I-NU se menin la un nivel de tensiune corespunztor lui 1 logic (1 = element neutru la produsul logic) pentru obinerea unor timpi de propagare mai buni i a unei imuniti la zgomot optime. EXEMPLUL 7.5 Se d expresia logic: A B C + A B C + A B C S se aduc la forma n care, pentru implementare, s fie necesare numai pori I-NU. Rspuns Se aplic Teorema 5 DeMorgan i Teorema 3 dubla negaie. Se obine:
A B C + A B C + A B C = A B C + A B C + A B C = A B C A B C A B C Pentru implementare se utilizeaz 4 pori I-NU cu cte 3 intrri fiecare i 3 pori NU. Exerciiul C3.1 a) S se verifice tabelul de adevr pentru poarta TTL I-NU (fig. C3.3) dac prin msurare se obin valorile de tensiune din tabelul alturat figurii;

Page 2 of 8

ELECTRONIC III

Mecatronic

b) S se determine factorul de ncrcare la ieire (fan-out) pentru cele dou nivele logice 0 (fig. C3.4a) i 1 (fig. C3.4b) dac valorile curentului de ieire sunt cele scrise lnga miliampermetru. Condiiile de msurare sunt VOL=0.4V pentru 0 logic, respectiv VOH=2.4V pentru 1 logic. Valorile curentului de intrare sunt: IIL=1.6mA, pentru 0 logic, respectiv IIH=40A pentru 1 logic.

Fig. C3.3 Verificarea tabelului de adevr pentru funcia I-NU

(a) (b) Fig. C3.4 Determinarea factorului de ncrcare: (a) pentru 0 logic; (b) pentru 1 logic Fan-out-ul se determin cu relaiile: I I Fan out 0 = OL = ...........; Fan out1 = OH = ............. I IL I IH Fan out = min[ Fan out 0 , Fan out1 ] = ................. C3.2. Familia CMOS de CI logice
n CI logice CMOS (Complementary symmetry Metal-Oxide-Semiconductor = structuri metaloxid-semiconductor cu simetrie complementar), ambele tranzistoare, MOS cu canal n i MOS cu canal p, sunt fabricate n aceeai plachet de siliciu, cu interconexiuni de metal ntre perechile de intrri (grilele tranzistoarelor) i ieiri (drenele tranzistoarelor), dup cum se poate observa pe fig. C3.5. Deoarece tranzistoarele MOS complementare au difuzii cu dopri de polariti opuse, acestea funcioneaz cu tensiuni de comand opuse. Astfel, o tensiune de comand pozitiv va deschide tranzistorul nMOS, Tn i l va bloca pe cel pMOS, Tp; o tensiune de comand negativ va deschide Tp i va bloca Tn.

Page 3 of 8

ELECTRONIC III

Mecatronic

Fig. C3.5 Inversorul CMOS

Grila comun a dispozitivului CMOS este un capacitor, armturile sale fiind formate din metalul grilei i substrat iar dielectricul din stratul de dioxid de siliciu. La cuplarea ntre ele a circuitelor CMOS, electrodul de comand (grila comun) constituie o sarcin capacitiv. ntruct grilele celor dou tranzistoare MOS sunt legate mpreun, unul din cele dou tranzistoare este ntotdeauna blocat, innd seama de polaritatea semnalului aplicat pe grila comun. Astfel, n regim static nu va exista o cale direct de curent ntre +VDD i mas, singurul curent fiind cel rezidual prin tranzistorul blocat. Rezult c puterea static, consumat de circuitele CMOS este practic nul. Circuitul din fig. C3.5 se comport ca un inversor logic. O tensiune pozitiv de nivel ridicat (+VDD), corespunztoare lui 1 logic, aplicat pe grila comun, deschide tranzistorul Tn (VGn=+VDD) i blocheaz tranzistorul Tp (VGp=0V). Astfel, Vout=0V, ceea ce corespunde lui 0 logic, respectndu-se tabelul de adevr al funciei logice NU. Similar, o tensiune de nivel sczut, corespunztoare lui 0 logic, Vin=0, aplicat pe grila comun, deschide tranzistorul Tp a crui tensiune de comand devine negativ (VGp=0-VDD=-VDD) i blocheaz tranzistorul Tn. Considernd cderea de tensiune ntre drena i sursa tranzistorului aflat n conducie egal cu zero, la ieire gsim Vout=+VDD, adic un nivel nalt, corespunztor lui 1 logic. Se observ c se respect din nou tabelul de adevr al funciei logice NU. Un avantaj important al circuitelor CMOS, din punct de vedere al timpului de propagare, este acela c ntotdeauna exist o cale de rezisten mic (aproximativ 1k) a tranzistorului MOS care conduce, pentru ncrcarea i descrcarea sarcinilor capacitive. Dezavantajul acestor impedane de ieire de valoare mic const n aceea c la cuplarea n paralel a mai multor ieiri, pot aprea cureni mari absorbii de la sursa de alimentare. Pentru a nltura acest dezavantaj se folosesc porile de transmisie CMOS, avnd schema din fig. C3.6a. Circuitul este format dintr-o pereche de tranzistoare MOS complementare, legate n paralel, variabila logic C fiind intrarea de control.

(a) (b) Fig. C3.6 Poarta de transmisie CMOS. (a) schema electric; (b) schema logic Cnd C=1 logic ( C = 0 ) poarta de transmisie se deschide i poate conduce curent n ambele sensuri. Cnd C=0 logic ( C = 1 ), poarta de transmisie este blocat i ntre intrare i ieire apare o rezisten de valoare foarte mare (109). Page 4 of 8

ELECTRONIC III

Mecatronic

Poarta de transmisie n combinaie cu un inversor formeaz un comutator bilateral, aa cum se vede n fig. C3.6b, tranzistoarele complementare Tp i Tn fiind comandate simultan n conducie sau blocare de un singur semnal (C). Poarta de transmisie mpreun cu inversorul se folosete: la realizarea multiplexoarelor analogice; la cuplarea pe BUS-ul (grup de semnale sau linii grupate printr-o funcie de ndeplinit) de date a mai multor circuite CMOS. Cu ajutorul tranzistoarelor MOS complementare se pot realiza i pori I-NU (fig. C3.7a) i pori SAU-NU (fig. C3.7b).

(a) (b) Fig. C3.7 (a) Poarta I-NU. (b) poarta SAU-NU n explicarea funcionrii acestor circuite se ine seama de faptul c un nivel 0 logic aplicat pe intrrile A i B deschide tranzistoarele Tp i le blocheaz pe cele Tn, iar un nivel 1 logic deschide tranzistoarele Tn i le blocheaz pe cele Tp. Parametrii porilor CMOS sunt: tpd=30ns; Pd0.1mW/poart; PQ=3pJ; fmax=8MHz; marginea de zgomot de c.a. = 0.45 din diferena de tensiune corespunztoare celor dou nivele logice; marginea de zgomot de c.c. = 1V pentru ntreaga gam a tensiunilor de alimentare i a temperaturilor de lucru i pentru orice combinaie a intrrilor.

C3.3. Subfamilii TTL de CI logice Exist mai multe tipuri de pori TTL care se deosebesc prin compromisul dintre puterea disipat pe poart i timpul de propagare. Subfamiliile TTL rapid (HTTL - High speed TTL) i Shottky (LPSTTL - Low Power Shottky TTL) au optimizat timpul de propagare prin poart. Subfamilia LPTTL (Low Power TTL) are optimizat puterea disipat pe poart. n cazul cuplrii mai multor pori n paralel pentru transmiterea, de exemplu, a informaiei pe o magistral de date, se utilizeaz porile din subfamilia logic cu trei stri (TSL - Three State Logic). Poarta TTL rapid cu dou intrri se prezint n fig. C3.8. Fa de poarta TTL standard s-au adus urmtoarele mbuntiri: 1. nlocuirea tranzistorului T4 cu un repetor pe emitor n montaj Darlington. Jonciunea BE a tranzistorului T6 ndeplinete rolul diodei D din structura standard. Viteza de lucru crete deoarece: structura Darlington are o rezisten de ieire mai mic dect rezistena de ieire a circuitului standard i tranzistorul T4 nu se satureaz niciodat. 2. nlocuirea rezistenei R3 cu o rezisten neliniar. Porile n care T4 se nlocuiete cu structura Darlington T6-T4, utilizeaz o rezisten R3=600. Viteza de lucru crete deoarece:
Page 5 of 8

ELECTRONIC III

Mecatronic

cnd T3 ncepe s conduc, rezistena neliniar are o valoare mai mare de 600 i extrage mai puin curent din emitorul lui T2. Astfel, crete curentul de baz al lui T3, ceea ce are ca avantaj o mai rapid intrare n conducie a lui T3. La saturarea lui T3, curentul su de baz este mai mare dect cel de la saturaia incipient ceea ce ar nsemna acumularea unei sarcini suplimentare n baz. Dar la VBE30.8V, rezistena neliniar devine mai mic de 600 i surplusul de curent de baz este limitat sau chiar suprimat.

Fig. C3.8 Poarta I-NU rapid cu dou intrri Poarta TTL Shottky lucreaz cu tranzistoare nesaturate. Se micoreaz astfel timpul de propagare prin poart. Tranzistorul Shottky, utilizat n aceste pori, se obine prin conectarea n paralel a unei diode Shottky (contact metal-semiconductor) pe jonciunea CB a unui tranzistor bipolar, aa cum se arat pe fig. C3.9a. Dioda Shottky, avnd cderea de tensiune la polarizare direct (0.30.4)V, intr mai repede n conducie dect jonciunea CB a tranzistorului bipolar (0.60.7)V. Astfel, cderea de tensiune pe jonciunea CB a tranzistorului nu are niciodat valoarea necesar polarizrii directe a acestei jonciuni i tranzistorul nu se satureaz. Viteza de lucru crete i din cauz c dioda Shottky, folosind pentru conducie purttori majoritari, nu are sarcin stocat i are timpi de stocare sunt extrem de mici. n fig. C3.9b se prezint poarta fundamental I-NU a acestei subfamilii.

(a)

(b) Fig. C3.9 (a) Modul de obinere a tranzistorului Shottky; (b) Poarta I-NU din subfamilia TTL Shottky

Page 6 of 8

ELECTRONIC III

Mecatronic

Inversorul logic cu trei stri se prezint pe fig. C3.10a, iar tabelul de adevr pe fig. C3.10b.

(a) (b) Fig. C3.10 (a) Inversorul logic cu trei stri; (b) tabelul de adevr n funcionarea ca inversor ( E = 0 ), n permanen unul din tranzistoare (T3 sau T4) conduce. Pentru a izola ieirea circuitului ar trebui s fie blocate ambele tranzistoare. Acest lucru se ntmpl cnd E = 1. n acest caz, B=0 indiferent de valoarea logic de la intrarea A, T1 este saturat iar T2 i T3 sunt blocate. Dioda D conduce i stabilete n colectorul lui T2 un potenial de 0.7V, care este insuficient s deschid tranzistorul T4 care se blocheaz. Astfel, ntre ieirea inversorului i mas, circuitul prezint o impedan mare (High Z).
C3.4. Familiile ECL i I2L de CI logice ECL (Emitter Coupled Logic logic cuplat prin emitor) este familia de CI logice n care tranzistoarele bipolare lucreaz nesaturate. Acest mod de lucru permite obinerea unui timp de propagare de ordinul 12ns, care este cel mai mic n comparaie cu timpul de propagare al altor familii logice. Circuitul de baz se prezint n fig. C3.11. Circuitul are dou ieiri, corespunztoare funciilor logice SAU i SAU-NU.

Fig. C3.11 Circuitul de baz din familia ECL de CI logice La 1 logic corespunde nivelul de tensiune de aproximativ -0.8V iar la 0 logic nivelul de aproximativ 1.8V. Circuitul are ca structur de baz un amplificator diferenial format din tranzistoarele T1 (T1a, T1b i T1c) i T2, sursa de polarizare VR, compensat la variaiile tensiunii de alimentare i temperaturii (T3) i dou repetoare pe emitor (T4 i T5). Valoarea tensiunii de polarizare, VR=-1.3V, reprezint media aritmetic a tensiunilor corespunztoare celor dou nivele logice. Pentru a se mbunti imunitatea la zgomot, s-a ales ca mas borna + a alimentrii. n explicarea funcionrii circuitului se consider c la conducie cderea de tensiune pe o jonciune este VBE=0.8V.

Page 7 of 8

ELECTRONIC III

Mecatronic

Astfel, un potenial de 0.8V, aplicat pe oricare intrare face ca tranzistorul corespunztor s conduc. Potenialul n nodul comun de emitor devine 1.6V. Deoarece baza lui T2 este polarizat cu 1.3V, rezult c VBE,T2=0.3V, valoare de tensiune insuficient pentru deschiderea lui T2 (T2 ar fi nceput s conduc la VBE,T2=0.6V). Curentul prin RC2 i cderea de tensiune pe RC2 sunt neglijabile i astfel la ieirea SAU, n emitorul lui T5, potenialul este cu 0.8V mai negativ dect n baz, adic 0.8V, ceea ce corespunde la 1 logic i este n acord cu tabelul de adevr al funciei logice SAU. Curentul prin RC1 determin o cdere de tensiune de aproximativ 1V. Dac se consider i cderea de tensiune de 0.8V pe jonciunea BE a tranzistorului T4, rezult c la ieirea SAU-NU se msoar 1.8V, ceea ce corespunde la 0 logic i este n acord cu tabelul de adevr al funciei logice SAU-NU. Dac toate intrrile se afl n 0 logic, tranzistoarele T1a, T1b i T1c se blocheaz iar T2 trece n conducie. Tensiunea n nodul comun al emitoarelor este cu 0.8V sub valoarea lui VR, avnd valoarea de 2.1V. Deoarece 0 logic la intrare corespunde la 1.8V, tensiunile BE ale tranzistoarelor T1a, T1b i T1c sunt egale cu 0.3V i tranzistoarele sunt blocate. Cderea de tensiune pe RC2 este de aproximativ 1V. La ieirea SAU se msoar 1.8V, ceea ce corespunde la 0 logic i este n acord cu tabelul de adevr al funciei logice SAU. Curentul prin RC1 i cderea de tensiune pe RC1 sunt neglijabile i astfel la ieirea SAU-NU, n emitorul lui T4, se msoar 0.8V, ceea ce corespunde la 1 logic i este n acord cu tabelul de adevr al funciei logice SAU-NU. Familia I2L de CI logice (Integrated Injection Logic logica integrat de injecie) este realizat n tehnologie bipolar. Circuitele I2L au o vitez de lucru comparabil cu cea din tehnologia bipolar, au o densitate de componente pe unitatea de arie mai mare dect tehnologia MOS, consum o putere comparabil cu cele din familia CMOS i au o capacitate la ieire foarte mic. Funcionarea circuitelor I2L se bazeaz pe controlul injectrii de curent n baza unui tranzistor comutator multicolector. Structura de baz este inversorul prezentat n fig. C3.12. Sursa de curent I organizat n jurul tranzistorului T2 injecteaz curentul I n baza tranzistorului T1. Dac intrarea A se afl la un potenial egal cu zero, curentul injectat se scurge la mas i T1 este blocat. La ieirea lui se obine 1 logic (colectorul nu absoarbe curent).

Fig. C3.12 Circuitul de baz (inversor) din familia I2L Dac pe intrarea A se aplic 0.7V, T1 se deschide i la ieire se obine 0 logic (colectorul absoarbe curent). Viteza de lucru a circuitului depinde de caracteristicile tranzistorului T1, de mrimea curentului injectat i de ncrcarea circuitului. Prin combinarea unor structuri de tipul inversorului se pot realiza pori I-NU (fig. C3.13a) i SAU-NU (fig. C3.13b).

(a) (b) Fig. C3.13 Pori n tehnologia I2 L (a) poarta I-NU; (b) poarta SAU-NU Circuitele implementate n aceast tehnologie se utilizeaz pentru realizarea memoriilor i microprocesoarelor i au urmtoarele avantaje: Factor de calitate excelent, PQ<1pJ; Tensiune de alimentare redus, valoarea minim fiind 1.5V; Densitate de integrare mare deoarece lipsesc rezistenele; Proiectare simpl, fr etape intermediare ntre proiectare i implementare; Curentul de alimentare se poate optimiza acionnd asupra curentului I; Utiliznd interfee specifice se pot interconecta cu celelalte circuite bipolare.

Page 8 of 8