Tehnologia Boundary Scan - [ JTAG ] prezentare general

Metodele clasice de testare ale unei plci electronice din punct de vedere electric sunt testul incircuit i testul funcional. Testul in-circuit const n utilizarea unui adaptor tip pat de cuie (fixture) prin intermediul cruia sunt accesate majoritatea componentelor de pe o plac electronic populat (PCB). Accesul se face n nodurile electrice ale PCB-ului, pe pad-uri de testare, testndu-se izolat fiecare component n parte. Testul funcional permite analiza parametrilor la nivel de funcionalitate a plcii electronice prin testarea parametrilor semnalelor de input/output sau prin nglobarea plcii electronice ntr-un simulator al ansamblului final. Fundamental, testul in-circuit se bazeaz pe posibilitatea de acces fizic la nodurile electrice ale PCB-ului. Tehnologia SMD a avut un impact serios n abilitatea de plasare cu acuratee a pad-urilor de testare. Device-urile SMD i PCB-urile multistrat au fcut ca accesul fizic la nodurile electrice s fie serios limitat. Miniaturizarea plcilor electronice face ca anumite componente SMD s aib pinii foate apropiai, iar accesul la aceti pini pentru testare este dificil, spaiul util fiind sub 25 mils (0.6 mm). De asemenea, structura intern a IC-ului poate fi foarte complicat fiind necesari milioane de vectori de test pentru o testare integral. Sesiznd acest trend la mijlocul anilor 80' un grup de ingineri de test a examinat posibilitatea testrii plcilor electronice care prezint acces limitat la nodurile electrice. Soluia propus a avut la baz accesul la pinii circuitelor integrate folosind un registru de deplasare conectat intern la toi pinii componentei. Tehnologia a fost denumit Boundary Scan. Organizaia care a dezvoltat standardul Boundary Scan - la care au aderat toi producatorii de componente - se numete Join Test Action Group (JTAG). Aceast tehnologie a fost standardizat internaional i a primit codul IEEE1149.1-1990, fiind publicat prima dat n 1990. Astzi, ea este cunoscut sub numele Boundary Scan sau JTAG. Principiul de lucru Boundary Scan (JTAG) Un circuit integrat ce conine structur de tip Boundary Scan are adugat la fiecare pin de intrare sau de ieire un element suplimentar de memorie de 1 bit (0 sau 1 logic) care se numete celul Boundary Scan. Aceast celul poate capta informaia de nivel logic de la un pin de input sau poate scrie un nivel logic la un pin de output. Celulele de memorie sunt nlnuite formnd un registru serial, astfel c ele pot permuta date secvenial pornind de la un pin standard de intrare TDI (Test Data In) sau pot transmite date colectate serial printr-un pin standard dedicat numit TDO (Test data Out). Transmisia i recepia datelor se face sincronizat folosind un pin de clock TCK (Test Clock), iar modurile de operare n regim de testare sunt controlate prin pinul TMS (Test Mode Select). Comportamentul celulelor scanate i logica de lucru Boundary Scan este controlat prin intermediul unui controler dedicat numit TAP controller (Test Access Port controller). Pinul opional TRST (Test Reset) ne permite s resetm logica de testare Boundary Scan independent de structura logic funcional a circuitului integrat. Este foarte important de reinut c la nivelul circuitului integrat elementele de testare Boundary scan (celule de memorie, pinii TDI, TDO, TMS, TCK, TRST, TAP controller) sunt total separate de structura logic a circuitului integrat i nu o influeneaz n nici un fel. Firmele care produc circuite integrate ce conin aceast tehnologie furnizeaz gratuit descrierea modelului comportamental n regim de autotestare Boundary Scan, pentru fiecare circuit integrat n parte sub forma unui fiier cu extensia *.BDSL. n cazul n care exist mai multe componente de tip Boundary Scan ele sunt interconectate din faza de design a plcii electronice i astfel se creeaz un lan de tip Boundary Scan. De exemplu, considerm c avem 4 IC-uri, pinul de ieire serial TDO al IC1 este conectat la pinul de intrare serial TDI al IC2, pinul TDO al IC2 este conectat la pinul

TDI al IC3, pinul TDI al IC4 este conectat la pinul TDO al IC3. Practic s-a creat un lan de transmisie serial a informaiei de la pinul TDI al IC1 la pinul TDO al IC4. Pinii de clock TCK sunt conectai n paralel la toate IC-urile. Pinii de selecie TMS sunt conectai n paralel la toate IC-urile. Pinii TDI, TDO, TCK, TMS ai PCB-ului sunt conectai prin intermediul unei interfee standard la un computer ce ruleaz un software de aplicaie Boundary Scan. Acest software sesizeaz prezena celor 4 IC-uri cu celule Boundary Scan, furnizeaz serial vectori de testare i compar informaia transmis prin pinul TDI al lui IC1 cu informaia recepionat prin pinul TDO al IC-ului IC4, la o frecven setat variabil. (maxim 50MHz). Putem spune c testul Boundary Scan (JTAG) asigur o testabilitate ridicat a PCB-ului (placa de cablaj imprimat) prin utilizarea numai a 5 pini standard de interfaare utilizndu-se acelai test n faza de dezvoltare i n cea de producie. Suplimentar de la caz la caz, putem aduga teste funcionale i putem realiza programarea circuitelor integrate, reducnd timpii de dezvoltare i costurile de realizare a programelor de test pentru plci electronice populate.

Principiile arhitecturii Boundary Scan

ntr-un dispozitiv boundary-scan fiecare intrare digital principal i fiecare ieire digital principal contine suplimentar un element de memorie de uz general numit boundary-scan cell. Celulele pe intrrile principale se numesc input cells iar cele pe ieirile principale output cells . Denumirile input i output sunt relative la logica intern a dispozitivului. (Mai trziu vom vedea c este mult mai convenabil s ne referim cu termenii input i output la interconexiunile ntre dou sau mai multe dispozitive.) Mulimea celulelor boundary-scan sunt configurate n cte un registru paralel de deplasare de intrare i un registru paralel de deplasare de ieire. O operaie de ncrcare paralel numit operaie Capture permite ncrcarea valorile de la intrarea dispozitivului n celulele de memorie i transferarea semnalelor generate de logica intern a circuitului n celulele de ieire. O operaie paralel de descrcare numit operaie Update produce transferul coninutul celulelor de ieire la pinii de ieire a circuitului. Semnalul prezent n celulele de intrare va fi transferat logicii interne a circuitului.

Datele pot fi de asemenea deplasate de-a lungul registrului n mod serial (Shifted) ncepnd cu pinul de intrare dedicat a dispozitivului numit Test Data In (TDI) i terminndu-se cu pinul de ieire al dispozitivului numit Test Data Output (TDO). Semnalul Test Clock (TCK) este furnizat de asemenea printr-un pin dedicat iar diferitele moduri de operare sunt controlate printr-un semnal serial dedicat de control Test Mode Select (TMS). Utilizarea conexiunilor boundary-scan

La nivel de dispozitiv (component) elementele boundary-scan nu au nici o influen asupra funcionalitii dispozitivului, asupra logicii interne. De fapt calea boundary-scan este independent de funcionarea dispozitivului. Scanarea la nivelul boundary-scan este artat n figura de mai sus. Figura arat o plac ce conine patru dispozitive (componente) boundary-scan. Exist un conector la care exist un pin de intrare numit TDI conectat la pinul TDI a primului dispozitiv. Pinul TDO a primului dispozitiv este conectat prin cablaj la pinul TDI a celui de-al doilea dispozitiv i aa mai departe, crendu-se o cale global de scanare care se termin prin conectarea la pinul de ieire a conectorului plcii, numit TDO. TCK este conectat n paralel la toi pinii de intrare TCK a celor patru componente. De asemenea TMS este conectat n paralel la intrrile TMS. Testerul vede la conector concatenarea diferitelor registre boundary-scan ceea ce nseamn c vede un singur registru care permite accesul la toate ieirile dispozitivelor considerate ca driver (uneori numite i transmitoare) i un registru pentru intrrile dispozitivelor considerate ca sensors (uneori numite i receptoare). n acest fel se pot realiza teste specifice pe conexiunile ntre dispozitive prin intermediul cii globale de scanare. Aplicarea stimulului de intrare se face prin ncrcarea acestuia de la conectorul extern prin intermediul pinului TDI n celulele de ieire corespunztoare (operaia shift-in). Acest stimul se aplic conexiunilor ntre componente prin intermediul ieirilor (operaia update). Se realizeaz apoi capturarea valorii rspunsului n celulele de intrare (operaia capture) i deplasarea serial a acestuia la conectorul de ieire la pinul TDO (operaia shift-out).

n principiu boundary-scan poate fi considerat ca un mecanism de interconectare n diferite moduri a structurilor de pe placa de circuit imprimat. Celula de baz boundary-scan

Figura de mai sus arat celula de baz boundary-scan notat cu BC_1. Aceast celul are patru moduri de operare: normal, update, capture i serial shift. Elementele de memorie sunt realizate din dou
bistabile D care au multiplexoare la intrare i la ieire. n modul normal Data_In este trimis direct la Data_Out. n modul update coninutul celulei Update Hold este trimis la Data_Out.

n modul capture Data_In este aplicat la intrarea celulei Capture Scan i valoarea este memorat la urmtorul ClockDR. ClockDR deriv (este obinut) din TCK. n modul shift ieirea Scan_Out a unei celule Capture Scan este trimis la intrarea Scan_In a urmtoarei celule Capture Scan prin intermediul conexiunilor interne. Trebuie reinut faptul c operaiile de captare (capture) i operaiunile de transfer (shift operation) nu interfereaz cu trecerea normal a datelor de la terminalul paralel de intrare la terminalul paralel de ieire. Acest lucru permite captarea din zbor a valorilor operaionale i transferul acestor valori la ieire pentru inspecie, fr interferene. Aceast proprietate a registrelor boundary-scan are un potenial imens pentru monitorizarea n timp real a strii de funcionare a unui sistem - un fel de aparat de fotografiat electronic lund snapshots - i acesta este unul dintre motivele pentru care TCK este pstrat separat de orice sistem de ceasuri. Este de asemenea posibil utilizarea boundary-scan pentru testarea intern a dispozitivelor. Pentru aceasta se folosete un registru numit Internal Test numit pe scurt Intest. Intest este folosit doar pentru testarea intern foarte limitat a funcionalitii interne pentru identificarea defectelor cum ar fi varianta greit a dispozitivului sau pentru anumite defecte interne grosiere.

Standardul IEEE 1149.1 Arhitectura dispozitivului i registrul de instruciuni

Arhitectura dispozitivului

Arhitectura dispozitivului propus de JTAG. Arhitectura conine urmtoarele elemente: un set de patru pini de test - Test Data In (TDI), Test Mode Select (TMS), Test Clock (TCK), Test Data Out (TDO) i un pin opional Test Reset (TRST*). Aceti pini sunt referii ca Test Access Port (TAP); cte o celul boundary-scan conectat la fiecare pin de intrare i fiecare pin de ieire, conectate intern pentru a forma un registru serial boundary-scan (Boundary Scan); o main cu stri finite TAP controller cu intrrile: TCK, TMS i TRST*; un registru de instruciuni de n bii (n >= 2) care reine instruciunea curent; un registru Bypass de un bit (Bypass); un registru opional de 32 de bii de identificare care poate fi ncrcat cu codul permanent de identificare a dispozitivului.

La un moment dat doar un registru de date: Instruction register, Bypas, Boundary-Scan, Identification sau chiar cteva registre interne adecvate poate fi conectat intre TDI i TDO. Registrul de date selectat (Data register) este identificat de ieirile paralele decodate ale registrului de instruciuni.

Anumite instruciuni sunt obligatorii, cum ar fi Extest (registrul boundary-scan selectat), n timp ce altele sunt opionale, cum ar fi instruirea Idcode (registrul de identificare selectat). Instruciunile obligatorii i modul Reset

Trebuie fcute dou precizri: 1. ncepnd cu 1149.1-2001, ultima versiune a standardului, sunt numai patru instruciuni obligatorii: Extest, Bypass, Sample i Preload. 2. Semnalul de reset asincron TRST* este opional. Dac este prezent semnalul este activ low. Dac nu este prezent este disponibil un reset sincron n controlerul TAP. Dac TMS este inut n unu logic, dup cel mult cinci perioade de ceas TCK, controlerul TAP trece n starea reset Test_Logic Reset. Acesta este referit ca reset sincron TMS = 1, 5 x TCK. Modurile de lucru posibile pentru registrele selectate

Atunci cnd un registru este selectat pentru a fi activ intre TDI i TDO este posibil s efectum trei operaii cu registrul: Capture paralel, urmat de Shift serial urmat de Update paralel. Ordinea acestor operaii este fixat de controlerul TAP. Pentru unele registre de date, o parte dintre aceste operaii nu vor fi efectiv realizate, operaii no ops.

Open Circuit TDI, TMS and TRST* (comportarea pinilor neconectai)

Standardul 1149.1 indic faptul c circuitele TDI, TMS sau TRST* n aer (neconectate) trebuie s fie n unu logic. Acest lucru se realizeaz cu rezistene sau tranzistoare pull-up interne. Motivele sunt urmtoarele: pentru TDI. Dac registrul de instruciuni este selectat ca registru activ ntre TDI i TDO atunci el este pregtit s fie ncrcat cu o nou instruciune. Dac TDI este n aer atunci n dispozitivul respectiv i n celelalte dispozitive n aval de acesta se incarc i se execut o instruciune de siguran Bypass (toi biii unu) . pentru TMS. n maxim 5 x TCK ciclii controlerul TAP a acestui dispozitiv va fi pus n starea Test_Logic Reset. n aceast stare logica boundary-scan este inactiv dar dispozitivul poate opera funcional. pentru TRST*. Valoarea logic unu este starea inactiv. Dispozitivul va fi resetat prin reset sincron: TMS = 1, 5 x TCK.

Registrul de instruciune

Un registru de instruciune are o seciune shift scan care poate fi conectat ntre TDI i TDO i o seciune de reinere hold care pstreaz instruciunea curent. Poate fi de asemenea un decodor

logic la ieirea seciunii hold dependent de limea registrelor i de numrul instruciunilor. Semnalele de control pentru registrul Instruciunii provin de la controlerul TAP i provoc fie un shift-in/shift-out prin intermediul sectiunii registrului de deplasare a instruciunii, sau trecerea coninutului seciunii shift la seciunea hold (operaia paralel Update). De asemenea este posibil s se ncarce (Capture) valori interne cablate n seciunea shift a registrului de instruciuni. Registrul de instruciuni trebuie s aib cel puin doi bii care s permit codificarea celor patru instruciuni obligatorii Extest, Bypass, Sample, Preload dar lungimea maxim a registrului de instruciuni nu este definit. n modul captur (capture), cei mai puini semnificativi doi bii trebuie s captureze un model 01 (cei mai puin semnificativi bii sunt prin convenie cei mai apropiai de TDO). Valorile capturate n biii de ordin superior ai registrului de instruciuni nu sunt definite n standard. O posibil utilizare a acestor biti de ordin superior este de a capta un cod de identificare informal, dac un cod de identificare opional pe 32 de bii nu este implementat. n practic, singurii bii obligatorii pentru captura n registrul de instruciuni este modelul 01 n cei doi bii mai puin semnificativi. Vom reveni la valoarea de capturare a acestui model, mai tarziu in tutorial. Instruciunile standard Standardul IEEE 1149.1 indic patru instruciuni obligatorii: Extest, Bypass, Sample, Preload i ase instructiuni opionale: Intest, Idcode, Usercode, RunBist, Clamp i HighZ. Aceste instruciuni sunt cunoscute ca instruciuni publice (public instructions). Instruciunea Extest. Registrul boundary-scan este selectat. Este folosit pentru aplicarea abloanelor de interconectare a structurilor de pe placa electronic. Celulele boundary-scan au permisiunea de a scrie ieirea (dispozitivul n modul test). Codul Extest are toi biii zero. Aceast cerin a fost relaxat n versiunea 2001 a standardului.

Instruciunea Bypass. Registrul Bypass este selectat. Folosit pentru a permite trecerea rapid prin acest dispozitiv ctre alt dispozitiv conectat n lan (canal). Pentru instruciunea Bypass trebuie setai toi biii la unu cnd este executat i determin conectarea registrului Bypass ntre pinii TDI i TDO.

Instruciunile Sample i Preload. Registrul Boundary-scan este selectat. Folosit pentru prencrcarea valorilor cunoscute n celulele boundaryscan. Altfel, este folosit pentru a eantiona (captura) semnalele n modul misiune (mission-mode signals) n celulele boundary-scan. Dispozitivul este n modul funcional nu n modul de test. Instruciunile sunt folosite pentru capturarea valorilor sau pentru prencrcarea valorilor cunoscute pentru operaiile urmtoare.

Instruciunea Intest Este selectat registrul Boundary-scan. Folosit pentru aplicarea abloanelor (patterns) dispozitivului nsui. Celulele boundary-scan au permisiunea de a scrie ieirile (dispozitivul n modul test). Instructiunea Intest selecteaz registrul boundary-scan pregtindu-l pentru aplicarea testelor logicii interne a dispozitivului.

Instruciunea Idcode Este selectat opional registrul de identificare intre TDI i TDO. Dac registrul de identificare nu exist, este selectat registrul Bypass. Registrul de identificare este un registru ce conine codul de identificare (fabricant, component, versiune) pe 32 de bii.

Instruciunea Usercode Este selectat registrul identificator al utilizatorului pe 32 de bii iar dac acesta nu exist este selectat registrul Bypass. Se folosete pentru dispozitive cu personalitate dubl cum ar fi de exemplu PLD, CPLD, FPGA etc.

Instruciunea RunBist Controleaz registrul pentru iniierea BIST intern (Memory sau Logic). O instruciune important este instruciunea opional RunBist. Datorit importanei crescnde a structurilor interne de auto-test, comportamentul RunBist este definit n standard. Rutina de autotest trebuie s fie cu auto-initializare (adic, nu sunt permise valori externe de iniializare), precum i executarea RunBist, n principiu, plaseaz un registru cu rezultatul auto-testului ntre TDI i TDO. La sfritul ciclului de auto-test, datele acestui registru sunt de tipul rezultatului pass / fail. Instruciunea Clamp Valorile dorite sunt ncrcate n celulele boundary-scan folosind instruciunea Preload. Clamp trimite aceste valori la pinii de ieire dar las registrul Bypass ca registru selectat. Dou noi instruciuni sunt introduse n revizia 1993 a standardului 1149.1a-1993, acestea au fost de Clamp i HighZ. Clamp este o instruciune care utilizeaz celulele boundary-scan pentru a trimite valorile presetate, stabilite iniial cu instruciuni Preload, pe ieirile dispozitiveului i apoi selecteaz registrul Bypass ntre TDI i TDO (spre deosebire de instruciunea de Preload care las dispozitivul cu registrele boundary-scan selectate pn cnd o instruciune nou este executat sau dispozitivul este ntors la starea Test_logic Reset. Instruciunea Clamp va fi utilizat pentru a configura (seta) valori de siguran pe ieirile anumitor dispozitive n scopul de a evita, spre exemplu, conflictele pe magistral. Instruciunea HighZ Valorile Control-to-Z sunt prencrcate n celulele de control high-Z folosind instruciunea Preload. Instruciunea HighZ comand prin intermediul acestor valori controlul celor trei stri producnd trecerea n starea de nalt impedan, dar las registrul Bypass ca registrul selectat. Instruciunea HighZ este similar cu instruciunea Clamp, dar las pinii de ieire ai dispozitivului n starea de nalt impedan (n loc de valoarea logica 1 sau 0), de asemenea, selecteaz registrul Bypass ntre TDI i TDO.

Controlerul TAP (Test Access Port TAP) Semnalele TAP TDI = Date seriale de intrare seriale Citite pe front cresctor Implicit = 1 TDO = Date seriale de ieire Citite pe front cztor Implicit = Z (sunt active numai pe durata Schimbrii deplasrii shift) TMS = Intrare de control Citire pe front cresctor Implicit = 1 TCK = Ceas de comand, orice frecven TRST* = Reset asincron opional Activ n zero Implicit = 1 TAP are patru semnale obligatorii: TDI, TDO, TMS, TCK i unul opional TRST*. Ceasul de comand se alege de obicei de frecven maxim egal cu frecvena dispozitivului boundary-scan cel mai lent de pe plac. Caracteristicile generale TAP Semnalele TMS i TCK (i opional TRST*) sunt aplicate unui controler reprezentat de un automat finit cu 16 stri, controler care genereaz diferite semnale de control. Aceste semnale includ semnale dedicate registrului de instruciuni (ClockIR, ShiftIR, UpdateIR) i semnale generice pentru toate registrele de date (ClockDR, ShiftDR, UpdateDR). Registrul de date care rspunde la un moment dat la aceste semnale este de fapt cel validat de semnalele de control generate la ieirile paralele ale registrului de instruciuni, n conformitate cu instruciunile speciale. Celelalte semnale Reset, Select i Enable sunt repartizate astfel: Reset este aplicat registrului de instruciuni i registrului de date selectat; Select este aplicat multiplexorului de ieire; Enable este aplicat amplificatorului de ieire.

Not: standardul folosete termenul de Data Register pentru a desemna orce registru cu excepia registrului de instruciuni.

Funcionarea controlerului TAP

Figura alturat prezint diagrama celor 16 stri a controlerului TAP. Valoarea pe arcele de tranziie ntre stri este valoarea TMS. O tranziie de stare are loc la o tranziie pozitiv a TCK iar valorile de ieire ale controlerului se schimb pe tranziiile negative ale TCK. Controlor TAP iniializeaz n starea Test_Logic Reset (starea "Asleep"). Pe durata TMS = 1 (valoarea implicit), starea rmne neschimbat. n starea Test_Logic Reset, registrul activ (selectat) este determinat de coninutul seciunii Hold a registrului de instruciuni. Registru selectat este fie registrul de identificare, dac este prezent, sau registrul Bypass dac registrul de identificare nu este prezent. Punnd TMS n starea sczut )low zero), se produce o tranziie la starea Run_Test / Idle (starea Awake, and do nothing "Deteapt-te, i nu f nimic"). n mod normal, vrem s comutm n starea Select IR_Scan gata s se ncarce i s execute o instruciune nou. Un numr suplimentar de dou comutri succesive, n ordine, 1 i apoi 1 pe TMS va duce controlerul n starea Select IR_Scan. De aici, putem sa trecem prin strile Capture_IR, Shift_IR, i Update_IR n funcie de necesiti. Ultima operaiune este operaiunea Update_IR i, n acest moment, instruciunea ncrcat n seciunea deplasare (shift) a registrului de instruciuni este transferat n seciunea Hold a registrului instruciunii pentru a deveni noua instruciune curent. Acest lucru face ca registrul de instruciuni s fie deselectat ca registrul conectat ntre TDI i TDO i registrul de date identificat de noua instruciunea curent s fie selectat ca noul registru de date int ntre TDI i TDO. De exemplu, n cazul n care instruciunea este Bypass, registrul Bypass devine registrul de date select. De acum, putem manipula registrul de date int cu semnalele de control generice Capture_DR, Shift_DR i Update_DR.

Registrele JTAG Registrele Bypass i Identification Registrul Bypass Registrul Bypass este un registru de deplasare de un bit selectat de instruciunea Bypass care furnizeaz o funcie de deplasare serial de baz. Captureaz un hard-wired 0.

Not: in starea Test-Logic/Reset registrul Bypass este registrul implicit daca registrul Identification nu este prezent. Nu exist o ieire paralel (ceea ce nseamn c, n acest caz, comanda Update_DR nu are efect asupra registrului), dar exist un efect stabilit pentru comanda Capture_DR registrul capteaz o valoare logic 0 hardware (hard-wired value of logic 0). Registrul Identification Registrul de identificare (opional) este un registru pe 32 de bii cu modurile de operare: captur i deplasare (shift). Registrul este selectat de ctre instruciunile Idcode i Usercode i 32-bii de date interne sunt ncrcate n partea de deplasare registrului i trimise n exterior prin intermediul pinului TDO al dispozitivului. Amintii-v de asemenea, c acest registru, dac este prezent, este registrul selectat atunci cnd controlerul de TAP este n starea Test_Logic Reset, altfel este selectat registrul Bypass. Funcia principal a acestui registru este de a identifica fabricantul sau codul dispozitivului. Not: Idcode este instruciunea power-up dac registrul Identification este prezent, altfel instruciunea este Bypass. Registrul Boundary-Scan Registrul de deplasare cu celulele boundary-scan sunt conectate la: pinii de intrare ai dispozitivului pinii de ieire ai dispozitivului controlul ieirilor trei-stri controlul celulelor bidirecionale

Registrul boundary-scan este selectat de instruciunile: Extest, Intest, Preload i Sample. Suntem gata s aruncm o privire mai detaliat la celulele boundary-scan i concatenarea lor ntr-un registr de uz general boundary-scan. Pentru un anumit dispozitiv, celule boundary-scan sunt plasate n porturile digitale de intrare, porturile digitale de ieire, precum i pe liniile de control a porturilor intrare/ieire (IO) bidirecionale i a porturilor TriState (OZ). Celulele

de scanare sunt legate mpreun pentru a forma registrul boundary-scan. Ordinea de conectare n interiorul dispozitivului este determinat de adiacen fizic a pinilor i / sau de alte constrngeri. Registrul boundary-scan este selectat de instruciunile Extest, Sample, Preload, i Intest. Celulele boundary-scan pentru pinii IO i OZ Celulele boundary-scan pentru pinii OZ n primul rnd, celulele boundary-scan trebuie s fie prevzute la toi pinii de intrare i ieire digital ai dispozitivului cu excepia pinilor de alimentare (Power i Ground). Reinei faptul c nu trebuie s existe alt circuit ntre pini i celulele boundary-scan, n afar de amplificatorul driver sau de circuitele analogice de protecie la descrcri electro-statice. n ceea ce privete fan-in pentru pinii de intrare, celulele boundary-sacan trebuie prevzute pe fiecare intrare primar a logicii interne. n acest fel, fiecare intrare poate fi setat cu o valoare independent. Acest lucru permite o flexibilitate maxim pentru instruciunea Intest. Similar, n cazul fan-out a pinilor de ieire fiecare pin de ieire are o celul boundary-scan i deci instruciunea Extest este capabil s seteze valori diferite independente la ieiri multiple. n cazul pinilor de ieire cu trei stri OZ TriState, trebuie s existe o celul boundary-scan pe semnalul de control al strii n amplificatorul de ieire. Pin-ul de intrare pentru comanda celei de-a treia stri are dou moduri: ca o intrare i ca un semnal de ieire pentru controlul strii. Pentru pinul de intrare nu este necesar o suplimentare a celulei boundary-scan aa cum se arat n figura de mai sus. Pinii bidirecionali (IO) Comanda pinilor bidirecionali presupune din punct de vedere conceptual existena a cel puin 3 celule boundaryscan: una pentru calea de intrare, una pentru calea de ieire i o celul pentru controlul IO aa cum se arat n figura alturat. n practic cele dou celule destinate intrrii i ieirii sunt combinate ntr-o singur celul multifuncional numit BC_7.