ACADEMIA TEHNICĂ MILITARĂ

Standardul IEEE 1149.1

Boundary Scan
 Introducere

Până de curând majoritatea sistemelor electronice erau formate din una sau mai multe
plăci de circuite printate (PCB), fiecare având in componenta multiple circuite integrate.
Descoperirile recente privind metodele si tehnologiile de design (CI), permit integrarea
acestor sisteme complexe intr-unul singur (CI). Aceste descoperiri conduc inginerii către un
sistem bazat pe un cip,(SOC) care este văzut ca o direcţie viitoare importantă pentru industria
de semiconductoare. Cel mai important test de strategie pentru (SOC) este IEEE P1500. Acest
standard a evoluat de la cea mai recentă dezvoltare în acest domeniu: Standardul IEEE
1149.1(Testarea accesului la port si scanarea Boundary) care a fost creat de (JTAG) si ţintea
testarea PCB-urilor.
Nu există nici o îndoială că aceste standarde noi sunt foarte importante, în special cele
mai simple, trebuie să fie configurate de către viitorii designeri si inginerii de test. "Bed of
nails"(patul de unghii) era principala placă de testare a tehnicii in anii 1970-1980. Asigura
contactul fizic către orice punct din circuit.
Cu toate acestea PCB-urile moderne au un număr de straturi interne inaccesibile ca o
regulă, iar împachetarea circuitului in zilele noastre include tipuri ca şirurile (PGA,BGA) care
au o multitudine de pini inaccesibili. Aceste dificultăţi au dus la introducerea standardului
Boundary Scan (BS). Arhitectura (BS) implică inserţia lanţurilor de scanare într-un asemenea
mod, încât fiecare pin a fiecărui cip, primeşte un punct intern de control.
In timpul modului de operare normal, celulele de scanare sunt transparente, în timp ce
în modul de testare, ele asigură posibilitatea de a conduce oricare dintre punctele de control
către o valoare dorită, precum şi de a descoperi defectele prin citirea rezultatelor operaţiei de
circuit. Standardul defineşte, de asemenea, testul accesului la port(TAP), şi controlorul
(TAP). Toate aceste structuri sunt destul de complicate şi greu de învăţat printr-o metoda
tradiţională, prin lecturare. De aceea trebuie introduse concepte dinamice de predare. Aplicăm
conceptul de Living Picture(Fotografii vii) când construim sistemul de predare. Principalele
caracteristici a unui astfel de sistem includ: reprezentarea grafică a subiectului ce trebuie
învăţat, conţinutul dinamic, interfaţa user-friendly, concentrarea asupra celor mai importante
subiecte intr-un mod cât mai simplu posibil, un set de exemple diverse, acţiune si reacţiune, şi
mod de învăţare asemenea jocurilor.
Acelaşi sistem poate fi folosit de profesor in timpul unei prelegeri când explică
conţinutul dinamic precum şi de studenţi acasă când repetă şi încearcă să înţeleagă subiectul.
In acest mod partea dinamica a lecţiei nu va fi pierdută. In plus acelaşi sistem ar putea fi
folosit in timpul testărilor şi examinărilor. De aceea trebuie sa fie disponibil tuturor.
Pentru a ţine pasul cu toate aceste cerinţe, soluţia este implementarea sistemului pe o
platforma Java care este suportată de majoritatea sistemelor de operare şi ridicat apoi pe
internet. In secţiunea următoare, oferim o privire de ansamblu asupra sistemului nostru şi îl
comparăm cu un sistem asemănător numit ScanEducator de la Texas Instruments. Descrierea
panoului PCB împreună cu regiştrii BS urmează in secţiunea următoare unde vom descrie atât
TAP cat si modurile de lucru pentru comandă.

Privire de ansamblu a sistemelor:

Am selectat tehnologia Java pentru sistemul nostru de predare deoarece este

compatibilă cu sistemele de operare principale, precum Windows, inux si Solaris. In plus Java
permite conţinutului grafic sa fie uşor creat in Java. De asemenea are mijloace foarte bine
dezvoltate pentru crearea interfeţelor pentru utilizatori. Toate avantajele menţionate sunt în
acelaşi timp avantajele sistemului nostru de predare in raport cu ScanEducator care lucrează
doar sub MS-Dos şi trebuie să fie instalat local in loc de rularea lui pe internet. Altă diferenţă
este ca ScanEducator are doar câteva cipuri cu care lucrează, in timp ce sistemul nostru are
multe exemple in interior.
De asemenea am decis să permitem utilizatorilor să şi realizeze propriile exemple prin
crearea unui cip sau plăci. In plus applet-ul are posibilitatea de a găsi eroarea si de a o
diagnostica. Applet-ul (fig1) permite câteva moduri de lucru:
 Design/editarea structurilor BS înăuntr-ul cipului ţinta prin folosirea limbajului BSDL.
 Design/descrierea plăcii ţinta care consta in câteva cipuri.
 Simularea lucrului a controlorului TAP, registrul de scanare si alte registre BS
 Inserarea si diagnosticarea erorilor de interconectare
In modul Edit Board fiecare cip de pe placa poate fi definit si redefinit. Cipuri noi
pot fi create si inserate. Applet-ul citeşte descrierea structurilor BS folosind formatul
BSDL care acum este o parte din standard. Descrierile BSDL sunt disponibile gratuit pe
internet. Acest lucru uşurează munca cu applet-ul si o face mai interesanta deoarece
studentul poate vizualiza operarea multor cipuri foarte cunoscute cu BS disponibil pe
piaţa. Acest mod de lucru disponibil pe internet, poate fi interesant si pentru inginerii de
testare care au nevoie să verifice şi să facă debug pentru designurile BS.
In prezent singura descriere suportată de logica internă a cipului este formatul SSBDD.
Cu toate acestea acest format este opţional deoarece pentru simularea modurilor de
operare a majorităţii BS, structura internă a cipului poate fi neglijată. Simularea muncii
unui cip poate fi făcută in doua moduri: primul este Modul Controlorului TAP, care
asigură o ilustrare foarte detaliata a operării cu regiştrii BS si TAP. Acest mod este
destinat începătorilor si profesorilor, ajutându-i sa înţeleagă noţiunile elementare. Modul
de comandă poate fi folosit pentru simularea mai rapidă a comenzilor BS: EXTEST,

SAMPLE/PRELOAD. Acelaşi mod este folositor pentru diagnosticarea erorii.

 Figura 1

Reprezentarea şi editarea PCB-ului

Standardul BS distinge următoarele elemente de bază hardware:testul accesului la port,

controlorul TAP, registrul de instruire si un grup de regiştrii de testare a datelor . Toate
aceste structuri sunt ilustrate şi in panoul PCB.

Reprezentarea Cipului

Un cip BS este arătat in panelul PCB ca un dreptunghi gri. Conform cu standardul BS

toate cipurile de pe placă sunt conectate la un lanţ de scanare prin pinii TDI(Test Data In)
si TDO(Test Data Out).Zona albă din interiorul cipului este o zona logică care nu este
ilustrată in detaliu. Spaţiul care înconjoară zona logică este reprezentat de registrul BS.
Acesta joaca rolul de separator intre circuitul logic si pinii I/O a cipului, oferind puncte de
control intern pentru fiecare pin. Fiecare celulă de scanare a acestui registru e formată din
două flip-flop-uri. Unul este folosit pentru capturarea stării punctului de control(cel
galben), altul(cel albastru) este necesar pentru menţinerea valorii a punctului de control în
timpul modului de testare. Valorile de control şi răspunsurile capturate sunt şiftate
în serii in interior şi în exterior prin pinii TDI si TDO.
Registrul de la bază fiecărui cip este registrul de instrucţie IR, partea mai joasa (roşu),
este folosită pentru a menţine instrucţiunea activă. Următoarea instrucţiune este şiftată în
interior prin partea superioara a IR. După ce instrucţiunea a fost complet şiftată, partea
mai joasa este reactualizata cu valori din partea superioara. Registrul de un bit de deasupra
IR este registrul ByPass(BR). Este folosit de obicei pentru şiftingul mai rapid al testării de
date. Exista o librărie de cipuri diferite si un număr de exemple build-in.

Semnale şi Fire

Folosim culori diferite pentru pinii de intrare cu funcţionalitate diferită. Pinii de intrare
pentru datele obişnuite sunt gri în timp ce pinii de control sunt roşii. Prin împingerea
pinilor(butoanelor) utilizatorul poate conduce un input către un semnal care poate fi 1 sau
0.Depinzand de descrierea BSDL pentru un anumit cip, valoarea 0 sau 1 la controlul de
intrare al unui pin, conduce semnalul de pe ieşire la starea de impedanţă ridicata. Fiecare
ieşire care nu este conectata la un cip este conectata la un indicator care arata starea
curenta a liniei de ieşire. Exista patru stări posibile pentru orice linie de semnal a design-
ului.
Logic 1 si 0 sunt indicate de culorile verde si albastru. Firele conduse in starea de
impedanţă ridicata sunt albe. Firul care conectează toate TDI-urile si TDO-urile cipurilor
este întotdeauna negru. Este folosit pentru testarea şiftingului de date in interior si in
exterior.

Editarea PCB-ului şi a cipurilor

 Utilizatorul poate selecta oricare dintre exemplele build-in pentru a-l modifica sau
poate începe cu un design gol pentru a construi totul de la zero. Limbajul BSDL este
standard pentru descrierea structurilor BS. Oferă suficiente informaţii pentru majoritatea
instrucţiunilor BS. Cu toate astea, acest format nu descrie funcţionalitatea internă a
cipului. De aceea trebuie să folosim alt format pentru a ne îndeplini scopul. Am selectat
formatul SSBDD datorita simplicităţii si eficientei sale.
Acest format poate fi uşor transformat dintr-o descriere folosita pe scara larga EDIF de
către software-ul Turbo Tester. In timpul definirii unui nou cip, utilizatorul trebuie sa pună
la dispoziţie ambele formate pentru a completa descrierea cip-ului. Placa formata din
câteva cipuri poate fi editată sau modificată. Conexiunile intre cipuri pot fi create prin
apăsarea pinilor corespunzători cu ajutorul săgeţii mouseului. In acelaşi mod se pot şterge.

Simularea şi Diagnosticarea erorilor

Sunt două moduri de simulare importante susţinute de applet. Acestea sunt: modul
controlorului TAP si modul de comanda. In ambele moduri sunt doua opţiuni: simularea
fără erori si simularea pentru detectarea erorii. Scopul simulării este acela de a găsi
conexiunea eronata si de a identifica tipul de eroare. Acest lucru se face prin selectarea
corectă a instrucţiunilor BS si a testărilor de date care intră. Sunt posibile doua tipuri de
erori disponibile pana acum: împotmolirea la 0 si împotmolirea la 1. Vom implementa de
asemenea si alte erori precum scurtăturile intre liniile adiacente sau conexiuni stricate.

Modul Controlorului TAP

Din moment ce testul accesului la port este format din pinii I/O, TDI, TDO,
TMS(testarea modului de selectare) si TCK(testarea ceasului), munca studentului devine
mai puţin triviala. Toate instrucţiunile si testarea de date pot fi şiftate in interior doar prin
intrarea TDI. Starea controlorului TAP împreună cu o instrucţiune activa in IR defineşte
operarea şi configurarea structurilor BS. De exemplu pentru a selecta instrucţiune
EXTEST trebuie mai întâi să se ajungă la starea Shift-IR a controlorului TAP începând de
la
Testarea logica a reset-ului si trecând prin următoarele etape: Run-Test/Idle, Select-DR-
Scan, Select-IR-Scan, etc. Aceste tranziţii de stare sunt făcute prin schimbarea valorii
TMS si aplicarea TCK-ului.
Următoarea etapa este şiftarea intr-o secvenţă de bit corecta care corespunde
instrucţiunii EXTEST si este arătată in subpanoul comenzilor cipului (vezi fig1). Apoi
când cipul este in starea EXTEST, testul datelor trebuie inserat in registrul BS.

Modul de comandă

Studenţii devin familiari cu modurile de operare a controlorului TAP şi învaţă cum

lucrează diversele instrucţiuni BS. Vor vrea mai apoi sa realizeze nişte operaţii privitoare
la consumul de timp in mod automat, in timp ce se concentrează asupra altor aspecte si
aplicaţii ale BS-ului precum diagnosticarea erorii. În timpul diagnosticării erorii, este
convenabil sa se realizeze, la început, un mod de operare special pentru fiecare cip in parte
si apoi să se concentreze in principal pe selectarea vectorilor de testare pentru a detecta si
localiza liniile eronate. Acest lucru este posibil intr-un mod de simulare BS special numit
Modul de Comanda.
Exista o lista cu instrucţiuni disponibile pentru fiecare cip. Aceste instrucţiuni sunt
definite in descrierea BSDL si pot fi diferite pentru fiecare cip. Utilizatorul selectează
propria instrucţiune pentru fiecare cip si defineşte datele de intrare(fig2). Depinzând de
instrucţiunea activa, datele de intrare vor fi şiftate in registrul BS sau in alţi regiştrii.
Prin apăsarea butonului Scan-IR, utilizatorul face instrucţiunile selectate active. Acesta
poate apăsa apoi butonul Scan-DR, si datele de intrare vor fi şiftate in interior. In acelaşi
timp starea curenta a regiştrilor de date va fi şiftată in exterior sub forma unei secvenţe
debit care este arătată in subpanelul de diagnosticare a informaţiei. Dacă răspunsul de
ieşire este diferit de cel aşteptat, eroarea a fost detectata.
Este posibilă localizarea conexiunii eronate prin analizarea datelor din subpanoul de
diagnosticare a informaţiei. In modul de comanda sunt posibile doua opţiuni de simulare:
animaţia lenta si modul rapid. Prima este destinată ilustrării inteligibile, a proceselor
variate precum şiftingul sau schimbarea, ce au loc in cip si in diverşi regiştrii BS. Al
doilea mod este folosit pentru simularea rapida fără animaţie. Este folositor atunci când
scopul principal este acela de a obţine informaţia diagnosticata.

Figura 2

Concluzii:

In acest referat am descris un sistem de predare care este dezvoltat pentru a face
predarea standardului IEEE 1149.1, Testarea Accesului la Port şi arhitectura BS.
Manipularea unui dispozitiv BS poate fi destul de grea. De aceea doar un sistem care
permite simularea instantanee şi ilustrarea tuturor paşilor studenţilor, poate ajuta la
învăţare şi găsirea tuturor greşelilor posibile care în mod contrar ar putea fi omise.
Sistemul este format din câteva module interactive şi susţine posibilitatea de învăţare la
distanţă precum şi a predării asistate de calculator.
Modulele interactive se focalizează pe acţiune si reacţie uşoară, învăţare prin
concepere intr-un mod asemenea jocurilor şi încurajează studenţii in gândire critică,
rezolvarea problemei si creativitate.