Curs 13

Interfatareaconvertoarelor A/D
Selectia canalelor

Exemple de interfatare a unor

convertoare A/D
Interfatarea convertoarelor A/D
Selecţie
amplificare &
selecţie
Circuitul canal
de
Date
interfaţă
______ Modul de
SEL achiziţie de date
Adrese DATE
SOC
EOC
Semnale de
comandă şi control

Fig.1. Schema de principiu de interfatare a unui modul de achizitie

Interfatarea convertoarelor A/D
 Elementele de baza ale circuitului de interfata:
 Registrele circuitului de interfata

 Logica de comanda si control

 Registrele circuitului de interfata:

 Registrele de date

 Registrul de control

 Registrul de stare

 Aceste registre sunt vazute ca niste porturi de intrare/iesire

Interfatarea convertoarelor A/D
 Registrele de date:
 Aceste registre realizeaza interfatarea modulului de achizitie cu
magistrala de date a sistemului
 Ele sunt vazute de catre procesor ca niste porturi de intrare

 Pentru un modul de achizitie pe 12 biti ele au formatul urmator:

DATA_LOW D7 D0

DATA_HIGH S S S S D11 D8
Registrele de date
74LS374
D7 Q7 DB 7
D7

Magistrala de
date a
microprocesorul
D0 ui
D
_____
0 Q0 DB 0
OE STB
_________________
CS _ DATAL
EOC

74LS374
S
S
S
S
D11

D8 _____
OE STB
_________________
CS _ DATAH

Fig.2. Modul de implementare a registrelor de date

Registrele de date

 Registrele de date se implementeaza:

 Cu circuite tampon cu memorare

 In fig.2 se ilustreaza modul de implementare a acestor

registre folosind circuitele 74 LS 374
 Circuitele 74LS 374 sunt circuite buffer-latch de tip TS
 Memorarea datelor se face la sfarsitul conversiei pe frontul
pozitiv al semnalului –EOC
 Acest semnal marcheaza sfarsitul conversiei
 Citirea datelor se face prin activarea semnalului –OE
 Acest semnal se obtine din semnalele de selectie ale
porturilor asociate registrelor de date
Registrul de comanda

__
X AS G1 G0 C2 C1 C0
U/B

Selecţie canal

Funcţionare unipolar/bipolar

Selecţie amplificare

Autoscanare

Fig.3. Formatul registrului de comanda

Registrul de comanda
 Registrul de comanda este folosit:
 in configurarea modulului de achizitie prin:

 Definirea regimului de lucru

 Setarea parametrilor modului de achizitie
 Pentru generarea unor comenzi cum ar fi comanda de
intiere a conversiei prin activarea semnalului -SOC
 Comanda de initiere a conversiei –SOC se poate da si
printr-o operatie de scriere intr-un port fictiv
 Semnalul de selectie a portului este folosit ca semnal –SOC
 In acest caz data trimisa pe magistrala de date se ignora
Registrul de comanda
Magistrala de
date
74LS273
DB 7 D7
AS
G1
G0
__
U/B
C2
C1
DB 0 D0 C0
_____
MR STB

+5V
___________
CS _ RC

Fig.4. Modul de implementare a registrului de comanda

Registrul de comanda
 S-a folosit circuitul 74LS273
 Circuitul 74LS273 este un circuit de memorare format din 8 bistabile
de tip D active pe frontul pozitiv al semnalului de clock format din
semnalul STB

 Pentru a inscrie parametrii de configurare se procedeaza astfel:

 Procesorul inscrie in portul asociat acestui registru un cuvant de
comanda ce contine parametrii de configurare astfel:
 Pe durata ciclului instructiune de scriere port procesorul:
 Plaseaza pe magistrala de date octetul ce trebuie inscris in port
 Plaseaza pe magistrala de adrese adresa portului
 Aceasta adresa este decodificata si se obtine semnalul de selectie al portului –
CS_RC
 Acest semnal strobeaza data de pe magistrala de date in registrul de control
Registrul de stare
 Acest registrul are rolul de a permite microprocesorului
sa citeasca:
 informatiile referitoare la starea modulului de achizitie

 Valoarea curenta a parametrilor modului

__
EOC AS G1 G0 U / B C 2 C1 C0
Selecţie canal

Funcţionare unipolar/bipolar

Selecţie amplificare

Autoscanare
Sfârşit conversie

Fig.5 Exemplu de format al unui registru de stare

Registrul de stare
 Registrul de stare este vazut de
microprocesor ca un port de intrare
 Este realizat cu circuite tampon (buffere TS)
 El se conecteaza direct pe magistrala de date
a microsistemului
 In Fig.6 s-a folosit circuitul 74 LS244
 Acest circuit contine 8 buffere TS grupate
cate 4 cu intrare de validare –OE comuna
pentru fiecare grup de cate 4 buffere
Registrul de stare

74LS244
C0 D0
C1
C2
__ Magistrala
U/B de
G0 date
G1
AS
EOC D7
____
OE a ,b

___________
CS _ RS

Fig.6. Modul de implementare a registrului de stare

Registrul de stare
 Citirea registrului de stare:
 Printr-o operatie de citire a portului de intrare asociat
registrului de stare
 Validarea bufferelor TS se face de catre semnalul de
selectie a portului –CS_RS
 Acest semnal valideaza bufferele TS si informatia de stare
trece prin buffere si ajunge pe magistrala de date
 Obs. Bitul EOC a fost plasat pe pozitia bitului de semn
 Acest lucru permite determinarea mai simpla a valorii
acestui bit cu ajutorul flag-ului (indicatorului) de semn Z
Implementarea logicii de
comanda si control
 Se foloseste un circuit de decodificare ce genereaza
semnalele de selectie a porturilor asociate circuitului de
interfata

Dec1
__ __________
A0 A0 0 CS _ RS
A1 A1
____ __ ________________
RD
_______________
E
__
0
__
CS _ DATAL
_________________
CAN _ SEL E1 3 CS _ DATAH
A0 Dec2 __ ___________
A0 0 CS _ RC
______
A1 A1
_____
__ SOC
WR E
__ 0 __
E1 3

Fig.7. Implementarea logicii de comanda si control

SELECTIA CANALELOR
 Selectia canalului se poate face:
 Automat, prin autoscanare

 Software, prin inscrierea in registrul de comanda a

unui cuvant de control
 In cazul autoscanarii, baleierea canalelor se face dupa
anumite reguli
 Regulile de baleiere:
 Baleierea circulara a tuturor canalelor
 Baleierea circulara a unui anumit numar de canale succesive
 Baleirea aleatoare (dupa reguli impuse de utilizator)
Baleierea circulara

MUX

Logica de
control
Adresa canal a baleierii
LOAD
Adresa
Numărător început
EOC CLK programabil

TC

Fig.8 Principiul baleierii circulare

Baleierea circulara
 Principiul baleierii circulare:
 Logica de control incarca in numaratorul programabil adresa de
inceput
 Numaratorul numara descrescator la fiecare impuls de clock
furnizat de semnalul EOC
 Numaratorul furnizeaza adresa canalului ce trebuie selectat

 In momentul in care numaratorul ajunge la zero se activeaza

semnalul TC
 Logica de control detecteaza activarea acestui semnal si incarca
in numarator o noua adresa de inceput
 In cazul baleierii circulare a tuturor intrarilor se va inlocui
numaratorul programabil cu un numarator circular obisnuit
Baleierea aleatoare
VIN 1
MUX Vout
V IN N ADR

Adresă canal

DOUT
Numărător
RAM ADR programabil CLK
____ ___
TC LOAD
CS R / W

DIN Logica de control

a baleierii

Fig.9. Principiul de implementare a baleierii aleatoare

Baleierea aleatoare
 Baleierea aleatoare se obtine intercaland intre
numarator si MUX o memorie RAM
 In memoria RAM se incarca tabela de scanare
formata din adresele canalelor ce trebuiesc baleiate
 Baleierea canalelor se face conectand la liniile de
adresa a memoriei RAM iesirile numaratorului
 In numarator se incarca o constanta ce reprezinta
lungimea secventei de baleiat
Baleierea aleatoare
 Functionarea schemei de principiu:
 Se incarca in memoria RAM secventa de adrese ale
canalelor ce trebuiesc baleiate iar in numarator lungimea
secventei
 Adresa canalului de pe care urmeaza sa se faca achizitia
este data de continutul locatiei de memorie RAM a carei
adresa este cea furnizata de numarator
 Intrarea de ceas a numaratorului este conectata la
semnalul EOC
 Numaratorul va fi decrementat la fiecare impuls EOC
furnizand astfel adresa urmatoarei locatii de memorie ce
contine adresa urmatorului canal
EXEMPLE DE INTERFATARE A
UNOR CONVERTOARE A/D
-15V +5
V
V- V ____
DB7
OE a
+ Magistral
D4,, 7 74LS244
VIN IN I a 0,,3 a de date
D0 ,,3 I b 0,,3
____
AD570 OE b DB 0

__ ____
B / C DR
_____
WR
________________ 3
C & S _ SEL 1

2
4

________________ ______________
DATA _ SEL CS _ DATA
5 74LS125
____
__________
RD CS _ RS
6

Fig.10. Modul de interfatare a unui convertor A/D pe 8 biti

Interfatarea unui convertor A/D
pe 8 biti
___
VIN D7
B/ C
AGND

_ + DAC
Comp pe Registru
cu
10 biţi
aproxim
__
aţii
U/B succesiv
e

D0
____
DR

Referinţă de tensiune
compensată termic

Fig.11. Schema bloc a convertorului A/D AD 570

Interfatarea unui convertor A/D
pe 8 biti

___
B/ C

_____
DR
 1,5s
HZ
D0,, 7

TC ( 25s)  500ns

Fig.12. Formele de unda pentru convertorul A/D 570

Interfatarea unui convertor A/D
pe 8 biti
 Convertorul A/D AD 570:
 Convertor cu aproximatii succesive pe 8 biti complet
 Contine toate blocurile functionale:
 Registru de aproximatii succesive
 Convertor D/A pe 10 biti cu iesire in curent
 Referinta de tensiune stabilizata
 comparator
 Poate lucra atat cu semnale unipolare cat si bipolare __

 Modul de lucru este setat printr-un semnal TTL aplicat pe pinul U / B

_________ 

(Unipolar / Bipolarcontrol)
 Acest semnal comanda aplicarea unui current de offset egal cu
valoarea 1 MSb la intrarea comparatorului
 Astfel, tensiunea de intrare de 0..10 V se transforma in -5-+5V
Interfatarea unui convertor A/D
pe 8 biti
 Functionarea convertorului A/D:

 Este descrisa de formele de unda din fig.12

 In starea de asteptare stand-by iesirile de date
sunt in starea de inalta impedanta HZ iar
semnalul –DR este in “1 logic”
 Starea stand-by se obtine punand semnalul B/-C
in “1 logic”
 In aceasta stare consumul circuitului este minim
Interfatarea unui convertor A/D
pe 8 biti
 Functionarea convertorului A/D (continuare):
 Un ciclu de conversie este initiat prin trecerea
semnalului B/-C in “0 logic”
 Pe durata ciclului de conversie semnalul –DR ramane
inactiv (in “1 logic”) pana cand se termina conversia
 In momentul in care se termina conversia semnalul –
DR se activeaza (trece in “0 logic”)
 Datele devin disponibile la iesirea convertorului dupa
cel mult 500 ns
 Durata minima a impulsului B/-C este de 2 2 s
 Aceasta durata este necesara pentru a permite
trecerea iesirilor bufferelor TS in starea de inalta
impedanta
Modul de interfatare
 In fig.11 este ilustrat modul de interfatare a
convertorului pe 8 biti cu un microsistem de
calcul
 Circuitul de interfata este format din:
 Registrul de date
 Registrul de stare
 Logica de comanda si control
 In plus, mai avem un circuit de formare a
impulsului B/-C
Modul de interfatare
 Registrul de date:
 Este realizat cu ajutorul circuitului 74 LS 244
 Acest circuit contine 8 buffere TS
 Registrul de stare:
 Este format cu ajutorul circuitului 74 LS 125 (4
buffere TS cu intrari de validare separate)
 Formatul registrului de stare:
D7 D0
_____
DR X X X X X X X
Modul de interfatare
 Registrul de comanda:
 Nu exista
 Semnalul de initiere a conversiei –SOC se obtine printr-o
operatie de scriere intr-un port fictiv (avand aceeasi adresa
cu cea a registrului de stare)
 Semnalul –SOC se obtine din semnalul de selectie a
acestui port fictiv
 Acest semnal se obtine combinand semnalul ce rezulta in
urma decodificarii adresei acestui port –CS_SEL cu
semnalul de comanda a operatiei de scriere in port notat
generic -WR
Modul de interfatare
 Logica de comanda si control:
 Este formata din circuitul de selectie a porturilor
asociate interfetei
 Este realizata cu portile P3, P5, si P6
 Aceste porti genereaza semnalele de selectie:
 -SOC, -CS_DATA si –CS_RS
 Circuitul de formare a impulsului B/-C:
 Este format din portile P1,P2 si P4
Circuitul de interfatare
 Circuitul de formare a impulsului B/-C:

______
SOC 1 ___
B/ C

2
____ 4
DR

Fig.13. Schema circuitului de formare a impulsului B/-C

Circuitul de interfatare

______
SOC

___
B/ C

____
DR

 Fig.14. Formele de unda ce descriu functionarea circuitului