Ministerul Educaţiei şi Tineretului al Republicii Moldova

Universitatea Tehnică a Moldovei

RAPORT
Disciplina: ASDN
la lucrare de laborator Nr.1
Tema: „Sinteza circuitelor logice combinaţionale.”

A efectuat: studentul grupei TI-141

Braga Eugen

A verificat: lecotr superior

Munteanu Silvia

Chişinău 2015
Scopul lucrării:

Studierea practică şi cercetarea procesului de sinteză a circuitelor logice combinaţionale.

Consideraţii teoretice:

Orice circuit logic se caracterizează prin natura semnalelor de intrare, a celor de ieşire, prin clasele
de funcţii intrare-ieşire şi prin natura prelucrărilor de date ce au loc în structura sa internă.
Circuitele logice se împart în 2 clase:
-
Un circuit logic combinaţional (CLC) se caracterizează prin aceea că starea ieşirilor sale la un
moment dat depinde numai de starea intrărilor sale în acest moment. legătura între starea intrărilor şi
starea ieşirilor circuitului este dată de funcţiile de transfer ale acestuia, denumite în acest caz funcţii de
comutare, care sunt funcţii booleene(logice).
CLC este circuitul care are n intrări (x1,x2,x3,…,xn) şi m ieşiri (y1,y2,y3,…,ym) la care ieşirile (x1,x2,x3,
…,xn)
y2= pot fi exprimate numai în dependenţă de variabilele de intrare:
y1=f1f2(x1,x2,x3,…,xn)
………………………...
ym=fm(x1,x2,x3,…,xn)
Pentru că în acest model matematic nu intervin ca variabile independente timpul şi nici mărimile de
ieşire, rezultă, că în structura sa un CLC nu prezintă circuite de memorie şi nici legături de reacţie.
Sinteza unui CLC se efectuează în următoarele etape:
- descrierea necesităţilor ce trebuie să le rezolve circuitul combinaţional (prin text, desen,
diagrame)
- reprezentarea acestei descrieri sub forma unui table de adevăr;
- deducerea funcţiilor logice şi minimizarea acestora;
- implementarea acestor funcţii minimizate sub forma unor reţele de comutare prin intermediul
circuitelor integrate;
Tabelul de adevăr conţine n+m coloane şi 2n rânduri. Fiecare rând al
tabelului reprezintă una din combinaţiile posibile ale valorilor variabilelor şi valorile funcţiilor pentru
combinaţia respectivă.
Implementarea funcţiilor logice minimizate sub forma reţelelor de comutare poate fi realizată în
forma canonică disjunctivă (ŞI/SAU), în forma canonică conjunctivă (SAU/ŞI) sau în orice altă formă
normală, adică ŞI-NU/ŞI-NU, SAU/ŞI-NU, SAU-NU/SAU, ŞI/SAU-NU, ŞI-NU/ŞI, SAU-NU/SAU-NU.
Trecerea de la o formă normală la alta se efectuează prin utilizarea succesivă a formelor lui De
Morgan, având iniţial forma canonică disjunctivă normală (ŞI/SAU) şi forma conjunctivă normală
(SAU/ŞI) a funcţiei.

Mersul lucrării:

1. Se efectuează minimizarea funcţiilor logice y1şi y2. Pentru ambele funcţii se efectuează sinteza
circuitului logic în setul de elemente ŞI-NU.
2. Funcţia y1 si y2 se reprezintă în formă disjunctivă normală perfectă. Pentru forma disjunctivă
normală perfectă se efectuează sinteza circuitul logic în setul de elemente ŞI-NU
3. Funcţia y2 se reprezintă în toate cele 8 forme normale.

Varianta pentru îndeplinire(13):

y1=v(0,2,4,5,6,7,9,12,13,15)
y2=v(2,3,4,5,7,8,9,10,11)
Tabelul de adevar:

X X X X Y Y
1 2 3 4 1 2
0 0 0 0 0 1 0
1 0 0 0 1 0 0
2 0 0 1 0 0 0
3 0 0 1 1 1 0
4 0 1 0 0 1 1
5 0 1 0 1 1 1
6 0 1 1 0 1 0
7 0 1 1 1 0 1
8 1 0 0 0 1 0
9 1 0 0 1 0 1
1 1 0 1 0 1 0
0
1 1 0 1 1 0 1 Minimizarea funcţiei y1(FDM):
1
1 1X1X2
1 0 0 00
1 1 01 10
2 X3X4 11
1 1 1 0 1 1 1
1
3 00 1 1 1 1
1 1 1011 0 0 1 1 1
4 0
11 1 0
1 1 1 1 1 0 0 3
5 10 0 1 0 1
2 5
4
4 forme pentru y1 (FDM)::
y 1= x́ 3 x´ 4+ x́1 x́ 2 x 3 x 4 + x 2 x́3 + x´1 x 2 x́3 + x 1 x´2 x́ 4−si−sau
´
y = x́ ´x́ x́ x´ ´x x x ´x́ x́ x´ x´ ( x x´´ x́ )−si−nu/si−nu
( 3 4) ( 1 2 3 4 )( 2 3) ( 1 2 4) 1 2 4
1

y 1=( x 3 + x 4 ) ( x 1 + x2 + x́ 3 + x´4 ) ( x´2+´ x3 ) ( x 1 + x́ 2+ x 4 ) ( x́ 1+ x 2 + x 4 )−sau/si−nu

y 1=( x 3 +´ x 4 ) + ( x1 + x 2+´ x́3 + x́ 4 ) + ( x́ 2+´ x 3 ) + ( x 1 + x́´2+ x 4 ) +( x´1 + x´2+ x 4 )−sau−nu /sau

Minimizarea funcţiei y2 (FDM):

X1X2 00 01 11
X3X4 10 1
2
00 1 1 1\
01 1 1 1
4
11 1 1
10 1 1 5
3
4 forme pentru y2 (FDM):
y 2=x 2 x´4 + x2 x́ 3+ x́ 1 x2 + x 1 x´3 x 4 + x1 x́ 2 x 4 −si−sau
´
y = x ´x́ x ´x´ x́ ´x ( x x́´ x ) x x́´ x −si−nu/si−nu
( 2 4 ) ( 2 3 ) ( 1 2) 1 3 4 ( 1 2 4 )
2

y 2=( x́ 2 + x 4 ) ( x´2 + x3 ) ( x 1 + x́´2) ( x´1 + x 3+ x́ 4 ) ( x´1 x 2 x́ 4 )−sau /si−nu

y 2=( x́ 2 +´ x 4 ) + ( x́ 2 +
´ x + x +´ x́ + x´ + x´ + x´ +( x́ x´ x´ )−sau−nu/sau
3) ( 1 2) ( 1 3 4) 1 2 4
Circuit logicFDMpentru funcţia y1 în setul ŞI-SAU:

Minimizarea funcţiei y1(FCM):

X1X2
X3X4 00 01 11 10
00
01 0 0 1
11 0 0 0
10 0 0 5

2 3 4

4 forme pentru y1 (FCM):

y 1=( x 2 + x 3+ x́ 4 ) ( x1 + x 2 + x́ 3+ x 4 )( x́2 + x́ 3 + x´4 ) ( x´1+ x´3 + x́ 4 ) ( x́1 + x́ 2+ x́3 )−sau−si
´
y 1=( x 2 + x´3+ x́ 4 ) + ( x 1+ x2 +´ x́ 3 + x 4 ) + ( x́ 2 + x´´3+ x́ 4 ) + ( x´1+ x́´3 + x́ 4 ) + ¿ ¿
y = x́ x́ x + x́ x´ x x́ + x ´x x + x x x +(x x x )−si/ sau−nu
1 ( 2 3 4) ( 1 2 3 4) ( 2 3 4) ( 1 3 4) 1 2 3
y 1=( x́ 2 x́´3 x 4 ) ( x´1 x´2´x 3 x´4 ) ( x 2 x´3 x 4 ) ( x 1 x´3 x 4 ) ( x 1 x´2 x3 )−si−nu /si

Minimizarea funcţiei y2 (FCM):

 X1X2 10
X3X4 00 01 11

00 0 0 1
01 0
11 0 0
10 3
0 0
2
4 forme pentru y2 FCM:
y 2=( x 2 + x 4 ) ( x 1+ x2 ) ( x´1 + x́ 2+ x´3 + x́ 4 ) −sau−si
´ x ´+ x´ + x´ +´ x́ + x´ −sau−nu/ sau−nu
y 2=( x 2 +´ x 4 ) + ( x 1 + 2) ( 1 2 3 4)
´
y = x́ x́ + x´ x´ + x x x x −si/ sau−nu
2 ( 2 4) ( 1 2) ( 1 2 3 4)
y 2=( x́ 2´x́ 4 ) ( x́ 1´x´2 ) ( x 1 x2´x 3 x 4 ) −si−nu/ si

Circuit logicFDMpentru funcţia y2 în setul ŞI-SAU:

Concluzie:
Efectuând lucrarea data am studiat şi am cercetat procesul de sinteză a circuitelor logice
combinaţionale. Pentru îndeplinirea scopul lucrării, am efectuat minimizarea funcţiilor propuse prin
intermediul diagramelor Karnaugh, studiate la cursul de Matematica Discreta. În acest fel am descoperit
un exemplu practic, unde se poate de folosit minimizările funcțiilor booleene. Prin intermediul acestei
metode am creat formele disjunctive minime, si formele conjunctive minime.
În urma obținerii formelor FCM si FDM am creat circuitele schemelor date. Acestea la rândul lor,
le-am introdus în programul “LogicWorks”, care mi-a permis eventual studierea practică a circuitelor
obţinute.