Ministerul Educaiei i Tineretului al Republicii Moldova
Universitatea Tehnic a Moldovei
RAPORT
Disciplina: ASDN
la lucrare de laborator Nr.1
Tema: Sinteza circuitelor logice combinaionale.
A efectuat:
studentul grupei TI-141
Braga Eugen
A verificat:
lecotr superior
Munteanu Silvia
Chiinu 2015
Scopul lucrrii:
Studierea practic i cercetarea procesului de sintez a circuitelor logice combinaionale.
Consideraii teoretice:
Orice circuit logic se caracterizeaz prin natura semnalelor de intrare, a celor de ieire, prin clasele
de funcii intrare-ieire i prin natura prelucrrilor de date ce au loc n structura sa intern.
Circuitele logice se mpart n 2 clase:
Un circuit logic combinaional (CLC) se caracterizeaz prin aceea c starea ieirilor sale la un
moment dat depinde numai de starea intrrilor sale n acest moment. legtura ntre starea intrrilor i
starea ieirilor circuitului este dat de funciile de transfer ale acestuia, denumite n acest caz funcii de
comutare, care sunt funcii booleene(logice).
CLC este circuitul care are n intrri (x1,x2,x3,,xn) i m ieiri (y1,y2,y3,,ym) la care ieirile (x1,x2,x3,
,xn)
y2= pot fi exprimate numai n dependen de variabilele de intrare:
y1=f1f2(x1,x2,x3,,xn)
...
ym=fm(x1,x2,x3,,xn)
Pentru c n acest model matematic nu intervin ca variabile independente timpul i nici mrimile de
ieire, rezult, c n structura sa un CLC nu prezint circuite de memorie i nici legturi de reacie.
Sinteza unui CLC se efectueaz n urmtoarele etape:
- descrierea necesitilor ce trebuie s le rezolve circuitul combinaional (prin text, desen,
diagrame)
- reprezentarea acestei descrieri sub forma unui table de adevr;
- deducerea funciilor logice i minimizarea acestora;
- implementarea acestor funcii minimizate sub forma unor reele de comutare prin intermediul
circuitelor integrate;
Tabelul de adevr conine n+m coloane i 2n rnduri. Fiecare rnd al
tabelului reprezint una din combinaiile posibile ale valorilor variabilelor i valorile funciilor pentru
combinaia respectiv.
Implementarea funciilor logice minimizate sub forma reelelor de comutare poate fi realizat n
forma canonic disjunctiv (I/SAU), n forma canonic conjunctiv (SAU/I) sau n orice alt form
normal, adic I-NU/I-NU, SAU/I-NU, SAU-NU/SAU, I/SAU-NU, I-NU/I, SAU-NU/SAU-NU.
Trecerea de la o form normal la alta se efectueaz prin utilizarea succesiv a formelor lui De
Morgan, avnd iniial forma canonic disjunctiv normal (I/SAU) i forma conjunctiv normal
(SAU/I) a funciei.
Mersul lucrrii:
1. Se efectueaz minimizarea funciilor logice y1i y2. Pentru ambele funcii se efectueaz sinteza
circuitului logic n setul de elemente I-NU.
2. Funcia y1 si y2 se reprezint n form disjunctiv normal perfect. Pentru forma disjunctiv
normal perfect se efectueaz sinteza circuitul logic n setul de elemente I-NU
3. Funcia y2 se reprezint n toate cele 8 forme normale.
Varianta pentru ndeplinire(13):
y1=v(0,2,4,5,6,7,9,12,13,15)
y2=v(2,3,4,5,7,8,9,10,11)
Tabelul de adevar:
X
1
0
0
0
0
0
0
0
0
1
1
1
0
1
2
3
4
5
6
7
8
9
1
0
1 1
1
X1X2
1 1
X3X4
2
1001
3
1011
411
1101
5
X
2
0
0
0
0
1
1
1
1
0
0
0
X
3
0
0
1
1
0
0
1
1
0
0
1
X
4
0
1
0
1
0
1
0
1
0
1
0
Y
1
1
0
0
1
1
1
1
0
1
0
1
Y
2
0
0
0
0
1
1
0
1
0
1
0
0 1 1 0 1
00
01
Minimizarea funciei y1(FDM):
1 0 0 1 1
11
10
1 01 1 1 11
1
1
0
0
1 1 0 0 11
1 10 1 0 10
5
4
4 forme pentru y1 (FDM)::
y 1= x3 x4 + x1 x2 x 3 x 4 + x 2 x3 + x1 x 2 x3 + x 1 x2 x4 sisau
y 1=( x3x4 ) ( x1 x 2x 3 x 4 ) ( x 2x3 ) ( x1 x2 x4 ) (x 1 x2 x4 )sinu/sinu
y 1=( x 3 + x 4 )( x 1+ x 2 + x3+ x4 ) ( x 2+ x 3 ) ( x 1+ x2 + x 4 ) ( x1 + x 2+ x 4)sau /sinu
x + x + x + x + x + x + x + x + x + x + ( x + x + x )saunu/ sau
y 1=( x 3 +
4) ( 1
2
3
4) ( 2
3) ( 1
2
4)
1
2
4
Minimizarea funciei y2 (FDM):
X1X2
X3X4
00
01
11
10
00
01
11
10
1
1
1
1
1
1
1\
1
1
3
4 forme pentru y2 (FDM):
1
2
4
5
y 2=x 2 x4 + x 2 x3 + x1 x 2 + x 1 x3 x 4 + x 1 x2 x 4sisau
y 2=( x 2x4 ) ( x 2x3 ) ( x1x 2 ) ( x 1 x3 x 4 )( x 1 x2 x 4 )sinu/sinu
y 2=( x2 + x 4 ) ( x2+ x 3 ) ( x 1+ x2 ) ( x1 + x3 + x4 ) ( x 1 x 2 x4 )sau/ sinu
x + x +
y 2=( x2 +
4 ) ( 2 x 3 )+ ( x 1+ x2 ) + ( x1 + x 3 + x4 ) +( x1 x 2 x4)saunu /sau
Circuit logicFDMpentru funcia y1 n setul I-SAU:
Minimizarea funciei y1(FCM):
X1X2
X3X4
00
01
11
10
00
01
11
10
0
0
0
0
0
2
0
0
5
3
4 forme pentru y1 (FCM):
y 1=( x 2 + x 3+ x4 )( x 1 + x 2+ x3 + x 4 ) ( x2 + x3+ x 4 ) ( x1 + x3 + x4 ) ( x1 + x 2+ x3 )sausi
x1 + x2 + x 3
( x 2+ x 3 + x4 ) + ( x1 + x 2 + x3 + x 4 ) + ( x 2+ x3 + x4 ) + ( x1 + x3 + x4 ) +
y 1=
y 1=( x2 x3 x 4 ) + ( x1 x2 x 3 x4 ) + ( x 2x 3 x 4 ) + ( x 1 x 3 x 4 ) +( x 1 x2 x 3)si/saunu
y 1=( x2 x3 x 4 ) ( x 1 x2x 3 x4 ) ( x 2 x3 x 4 ) ( x 1 x3 x 4 ) ( x 1 x2 x 3 )sinu /si
Minimizarea funciei y2 (FCM):
X1X2
X3X4
00
00
01
11
10
0
0
0
0
01
11
10
0
0
0
4 forme pentru y2 FCM:
y 2=( x 2 + x 4 ) ( x 1+ x 2 ) ( x1+ x2 + x3 + x4 )sausi
y 2=( x 2 + x 4 ) + ( x 1 + x 2) + ( x1 + x2 + x 3+ x4 )saunu/ saunu
y 2=( x2 x4 ) + ( x1 x2) + ( x 1 x 2 x 3 x 4 )si/ saunu
y 2=( x2 x4 ) ( x1 x2 ) ( x 1 x 2 x3 x 4 ) sinu/si
Circuit logicFDMpentru funcia y2 n setul I-SAU:
Concluzie:
Efectund lucrarea data am studiat i am cercetat procesul de sintez a circuitelor logice
combinaionale. Pentru ndeplinirea scopul lucrrii, am efectuat minimizarea funciilor propuse prin
intermediul diagramelor Karnaugh, studiate la cursul de Matematica Discreta. n acest fel am descoperit
un exemplu practic, unde se poate de folosit minimizrile funciilor booleene. Prin intermediul acestei
metode am creat formele disjunctive minime, si formele conjunctive minime.
n urma obinerii formelor FCM si FDM am creat circuitele schemelor date. Acestea la rndul lor,
le-am introdus n programul LogicWorks, care mi-a permis eventual studierea practic a circuitelor
obinute.
