Sunteți pe pagina 1din 5

UniversitateaTehnic

Facultatea CIM
CatedraCalculatoare

Raport

La disciplina : Analiza i Sinteza Dispozitivelor Numerice

Lucrarea de laborator nr.1

A efectuat

st.gr. C-101
Crucean A.

A verificat

lector univ.
Oovschi M.

Chisinau 2011

Lucrarea de laborator nr.1


Tema: Snteza circuitelor logice combinaionale.
Scopul lucrrii: Studirea practic i cerecetarea procesului de sintez a circuitelor combinaionale.
Tema pentru acas:
1. Se efectueaz minimizarea funciilor logice y 1 i y 2 conform variantei. Pentru ambele funcii se
efectueaz snteza circuitului logic n setul de elemente I-NU.
2. Funcia y 1 se reprezint n forma disjunciv normal perfect i forma conjunctiv normal
perfect. Pentru forma disjunctive normal perfect se efectueaz snteza circuitului logic n setul de
elemente I-NU.
3. Funcia y 2 se reprezint n toate cele 8 forme normale.
Varianta 8:
y 1= (0,1,2,4,6,8,11,12,15)
y 2 =(0,1,2,5,6,7,8,9,12,13).
Consideraii teoretice:
Orice circuit logic se caracterizeaz prin natura semnalelor de intrare, a celor de ieire, prin clase de
funcii intrare-ieire i prin natura prelucrrilor de date ce au loc n structura interna.
Circuitele logice se mpart n dou clase: combinaionale i secventiale. Un circuit logic combinational
(CLC) se caracterizeaza prin aceea ca starea iesirelor sale la un moment dat depin de numai de starea
intrarilor sale la acest moment. Legatura intre starea intrarilor i starea iesirelor este data de funciile de
transfer ale acestuia, denumite n acest caz funcii de comutare, care snt funcii booleene (logice).
CLC este circuitul care are n intrari i m iesiri, la care iesirele pot fi exprimate numai n dependent de
variabilele de intrare.
Deoarece n acest model matematic nu intervin ca variabile independente timpul i nici marimile de
iesire, rezult, c n structura sa un CLC nu prezinta circuite de memorie i nici legatuir de reacie
(variabilele de iesire nu snt aplicate la intrare).
Snteza unui CLC se efectuiaza n urmatoarele etape:
- Descrierea necesitatilor ce trebuie sa le resolve circuitul combinational respectiv.
- Reprezentarea acestei descrieri sub forma unui tabel de adevar.
- Deducerea funciilor logice i minimizarea lor.
- Implementarea acestor funcii logice minimizate sub forma unor retele de comutare prin
intermediul circuitelor integrate.
Tabelul de adevar conine n+m coloane 2n rinduri. Fiecare rind al tabelei reprezinta una din
combinatiile posibile ale valorilor variabilelor i valorile funciilor pentru combinati arespectiva.
Efectuarea lucrrii:
1. Minimizarae funciilor logice y 1 ,y 2 . Sinteza circuitului logic n setul de elemente I-NU.
Construim tabelul de adevar pentru funciile .
y 1 =(0,1,2,4,6,8,11,12,15)
y 2 =(0,1,2,5,6,7,8,9,12,13).

Tabelul 1. Tabelul de adevr pentru y 1 , y 2 .


x1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

x2 x3 x4 y1 y2
0 0 0 1 1
0 0 1 1 1
0 1 0 1 1
0 1 1 0 0
1 0 0 1 0
1 0 1 0 1
1 1 0 1 1
1 1 1 0 1
0 0 0 1 1
0 0 1 0 1
0 1 0 0 0
0 1 1 1 0
1 0 0 1 1
1 0 1 0 1
1 1 0 0 0
1 1 1 1 0

00
01
11
10

00 01 11 10
1 1 1 1
1 0 0 0
0 0 1 1
1 1 0 0

Tabelul 2. Minimizarea funciei y 1 n forma


disjunctiv
y1 = x 3 x 4 x1 x 4 x1 x 2 x 3 x1 x3 x4

00
01
11
10

00 01 11 10
1 0 1 1
1 1 1 1
0 1 0 0
1 1 0 0

Tabelul 3. Minimizarea funciei y 2 n forma


disjunctiv

00
01
11
10

00 01 11 10
1 0 1 1
1 1 1 1
0 1 0 0
1 1 0 0

Tabelul 4. Minimizarea funciei y 2 n forma


conjunctiv

y2 = x1 x 3 x 3 x4 x 2 x 3 x1 x3 x 4 x1 x2 x4

y2 = (x1 x3 )(x1 x 2 x3 x4 )(x1 x2 x 3 x 4 )

Forma I-NU a funciilor y 1 , y 2 :


y1 =
x
3 x 4 x
1 x 4 x
1 x 2 x 3 x
1 x3 x4

y2 =
x1 x 3 x
3 x4 x
2 x 3 x
1 x3 x 4 x
1 x2 x4
0
4
8
C

1
5
9
D

2
6
A
E

3
7
B
F

x1
x2

x3

x4

f1

f2

Fig.1 Circuitul logic pentru funciile minimizate y 1 i y 2 de elemente I-NU.

Fig.2 Diagrama n timp


2. Prezentarea funciei y 1 n forma disjunctiv normal perfect i forma conjunctiv normal
perfect. Sinteza circuitului logic n setul de elemente I-NU pentru forma disjunctiv
normal perfect.
FDNP:
y1 = x1 x 2 x 3 x 4 x1 x 2 x 3 x4 x1 x 2 x3 x 4 x1 x2 x 3 x 4 x1 x2 x3 x 4 x1 x 2 x 3 x 4 x1 x 2 x3 x4 x1 x2 x 3 x 4 x1 x2 x3 x4
FCNP:
y1 = (x1 x2 x3 x4 )(x1 x2 x3 x 4 )(x1 x2 x 3 x4 )(x1 x 2 x3 x4 )(x1 x 2 x 3 x4 )(x1 x2 x3 x4 )
(x1 x2 x 3 x4 )(x1 x 2 x3 x4 )(x1 x 2 x 3 x 4 )
Transformm FDNP din setul de elemente I-SAU n setul de elemente I-NU.

x
1 x 2 x 3 x 4 x
1 x 2 x 3 x4 x
1 x 2 x3 x 4 x
1 x2 x 3 x 4 x
1 x2 x3 x 4 x
2 x 3 x 4 x
2 x3 x4 x
3 x 4 x
y1 =
1x
1x
1 x2 x
1 x2 x3 x4
0
4
8
C

1
5
9
D

2
6
A
E

3
7
B
F

x1

x2

x3
x4

1
y1

1
0

Fig.3 Circuitul logic pentru forma disjunctiv normal perfect


a funciei y 1 n setul de elemente I-NU.

Fig.4 Diagrama n timp


3. Prezentarea funciei y 2 n toate cele 8 forme normale.
a) Din forma disjunctiv normal:
- forma I-SAU:
-

y2 = x1 x 3 x 3 x4 x 2 x 3 x1 x3 x 4 x1 x2 x4

forma I-NU/I-NU:

(x 2 x 3 ) (x
y2 =
(x1 x 3 ) (x
3 x4 )
1 x3 x 4 ) (x
1 x2 x4 )
forma SAU/I-NU:

y2 =
(x1 x3 )(x3 x 4 )(x2 x3 )(x1 x 3 x4 )(x1 x 2 x 4 )
forma I-NU/SAU:

y2 =
(x1 x3 )(x
4 )(x
3 x4 )(x
2 x 4 )
3 x
2 x 3 )(x1 x
1 x

b) Din forma conjunctiv normal:


-

forma SAU-I:
y2 = (x1 x3 )(x1 x 2 x3 x4 )(x1 x2 x 3 x 4 )

forma I-NI/I:

(x1 x 3 ) (x
y2 =
1 x2 x 3 x 4 ) (x
1 x 2 x3 x4 )
forma I/SAU-NU:

(x1 x 3 )(x1 x2 x 3 x 4 )(x1 x 2 x3 x4 )


y2 =
forma SAU-NU/SAU-NU:

(x1 x3 )(x
y2 =
2 x3 x4 )(x
3 x 4 )
1 x
1 x 2 x

Concluzii:

n urma efecturii lucrrii de laborator nr. 1 am cerecetat procesul de sintez a circuitelor


combinaionale, am construit dou circuite logice n setul de elemente I-NU pentru FDNM i pentru
FDNP i cercetnd diagramele n timp ale acestor circuite am observat c, pentru FDNM timpul de reinere
este mai mic n comparaie cu FDNP, la fel i costul este mai mare pentru FDNP, deoarece sunt mai multe
elemente I-NU. Deci rezult c este mai comvinabil s folosim funciile minimizate, caci ctigm att n
timp ct i n cost.

S-ar putea să vă placă și