Ministerul Educaiei i tiinei

al Republicii Moldova

Universitatea Tehnic a Moldovei

Facultatea Calculatoare, Informatic i Microelectronic

Lucrare de laborator 1
Analiza i Sinteza Dispozitivelor Numerice
Varianta 9

A executat:

st.grupei Ti-112
Guilic Sergiu

A verificat:

prof. Universitar
Bia Ana

Chiinu 2012

Tema:Sinteza circuitelor logice combinaionale

Scopul lucrrii: Studierea practic i cercetarea procesului de sintez a
circuitelor logice combinaionale.
Coninutul lucrrii:Sunt date dou funcii:
y1=v(0,2,4,5,7,8,10,12,15)
y2=v(2,3,4,5,7,8,9,11,12,14)
Sa se efectueze minimizarea functiilor logice.
Se efectueaza sinteza circuitului logic in setul de elemente SI-NU.Dupa
unitati se face minimizarea.Functia se va reprezenta dupa celelalte forme.
Pentru y2 se va efectua sinteza circuitului logic in setul de elemente SAUNU

Mersul lucrrii
Partea teoretic:
Orice circuit logic se caracterizeaz prin natura semnalelor de intrare, a celor de
ieire, prin clasele de funcii intrare-ieire i prin natura prelucrrilor de date ce au loc n
structura sa intern.
Din punct de vedere funcional circuitele logie se mpart n dou clase:
combinaionale i secveniale. Un circuit logic combinaional (CLC) se caracterizeaz
prin aceea c starea ieirilor sale la un moment dat depinde numai de starea intrrilor
sale n momentul considerat. Se mai spune c circuitele logice combinaionale (CLC)
sunt lipsite de memorie i variabilele de ieire nu sunt aplicate la intrare. Legtura ntre
starea intrrilor i starea ieirilor circuitului este dat de funciile de transfer ale
acestuia, denumite n ceast caz funcii de comutare, care sunt funcii booleene.
Orice circuit logic combinaional (CLC), care are n intrri (x1,x2,x3, ... ,xn) i m ieiri
(y1,y2,y3, ... ,ym), la care ieirile pot fi exprimate numai n dependen de variabilele de
intrare:
y1=f1(x1,x2,x3, ... ,xn);
y2=f2(x1,x2,x3, ... ,xn);
..........................
ym=fm(x1,x2,x3, ... ,xn);
Sinteza unui circuit logic combinaional (CLC) se realizeaz n urmtoarele etape:
- descrierea necesitilor ce trebuie s le rezolve circuitul logic combinaional (prin
text, desen, diagrame, etc);
- reprezentarea acestei descrieri sub forma unui tabel de adevr;
- deducerea funciilor logice i minimizarea acestora;
- implimentarea acestor funcii minimizate sub forma unor reele de comutare prin
intermediul circutelor integrate;
Implimentarea funciilor logice minimizate sub forma reelelor de comutare poate fi
realizat sau n forma disjunctiv (I/SAU), sau n orice alt form normal, adic INU/I-NU, SAU/I-NU, SAU-NU/SAU, I/SAU-NU, I-NU/I, SAU/I, SAUNU/SAU-NU.

Trecerea de la o form normal la alta se efectueaz prin utilizarea succesiv a

formulelor lui De Morgan, avnd iniial forma canonic disjunctiv normal (I/SAU)
i forma canonic conjunctiv normal (SAU/I) a funciei.
Minimizarea funciilor este necesar n procesul de sintez a circuitelor numerice
deoarece forma cea mai simpl (minimal) a unei funcii va necesita cheltuieli minimale
de aparataj la materializarea acestor funcii.
Exist mai multe metode de minimizare a funciilor logice. n cazul cnd numrul de
variabile a funciei nu este mai mare dect 6 se utilizeaz metodele diagramelor VeitchKarnaugh.
Diagramele Veitch-Karnaugh reprezint nite tabele numrul ptrelelor crora este
egal cu numrul de combinaii posibile ale variabilelor pe care le poate avea funcia ce
trebuie minimizat. Ptrelele sunt aezate ca cele care corespund combinaiilor ce se
pot alipi ntre ele i se afl n poziii vecine. Orice alipire ntre dou combinaii vecine
va rezulta urmtoarele: partea comun rmne intact (neschimbat), iar variabilele prin
care se deosebesc dispar.
ntr-o diagram se pot alipi dou combinaii cu eliminarea unei variabile, patru
combinaii cu eliminarea a dou variabile, opt combinaii cu eliminarea a trei variabile,
asesprezece combinaii cu eliminarea a patru variabile, treizeci i dou de combinaii
cu eliminarea a cinci variabile.
La minimizarea diagramelor Veitch-Karnaugh se completeaz astfel: n ptrelele
care corespund combinaiilor pentru care funcia este egal cu 1 se nscriu uniti, iar
celelalte nu se completeaz. Alipirile se realizeaz n aa fel ca numrul minimal de
alipiri s cuprind un numr maximal de uniti.

Partea practic:
y1=v( 0,2,4,5,7,8,10,12,15) y2=v(2,3,4,5,7,8,9,11,12,14)
Nr
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

x1 x2 x3 x4
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

y1
1
0
1
0
1
1
0
1
1
0
1
0
1
0
0
1

y2
0
0
1
1
1
1
0
1
1
1
0
1
1
0
1
0

Diagrama Karnaugh pentru funcia y1:

x1 x2
x3 x4

00

01

11

10

00

11

10

01

1
0

0
1

Pentru unitati avem 4 forme pentru y1:

y1 x3 x 4 x 2 x3 x 4 x 2 x3 x 4 x1 x 2 x3

forma (I/SAU)
forma (I-NU/I-NU)

y1 ( x3 x 4 )( x 2 x3 x 4 )( x 2 x3 x 4 )( x1 x 2 x3 )

y1 ( x3 x 4 )( x 2 x3 x 4 )( x 2 x3 x 4 )( x1 x 2 x3 )

forma (SAU/I-NU)

y1 ( x3 x 4 ) ( x 2 x3 x 4 ) ( x 2 x3 x 4 ) ( x1 x 2 x3 ) forma

(SAU-NU/SAU)

Pentru zerouri avem 4 forme pentru y1:

y1 ( x1 x 2 x 4 ) ( x 2 x 3 x 4 ) ( x1 x 2 x 4 ) ( x1 x3 x 4 )

forma (SAU/I)

forma (I-NU/I)

y1 ( x1 x 2 x 4 )( x 2 x3 x 4 )( x1 x 2 x 4 )( x1 x3 x 4 )

y1 ( x1 x 2 x 4 ) ( x 2 x3 x 4 ) ( x1 x 2 x 4 ) ( x1 x3 x 4 )

forma (I/SAU-NU)

y1 ( x1 x 2 x 4 ) ( x 2 x3 x 4 ) ( x1 x 2 x 4 ) ( x1 x3 x 4 ) forma

(SAU-NU/SAU-NU)

Schema funciei, diagrama temporal pentru y1:

Diagrama Karnaugh pentru funcia y2:

x1 x2
x3 x4

00

01

11

10

11

10

00
01

Pentru unitati avem 4 forme pentru y2:

y 2 x3 x 4 x1 x 2 x 4 x1 x 2 x3 x1 x 2 x 3 x1 x 2 x 4

forma (I/SAU)
y 2 ( x3 x 4 )( x1 x 2 x 4 )( x1 x 2 x 3 )( x1 x 2 x3 )( x1 x 2 x 4 )

forma (I-NU/I-NU)
y 2 ( x3 x 4 )( x1 x 2 x 4 )( x1 x 2 x 3 )( x1 x 2 x3 )( x1 x 2 x 4 )

forma (SAU/I-NU)
y 2 ( x3 x 4 ) ( x1 x 2 x 4 ) ( x1 x 2 x 3 ) ( x1 x 2 x3 ) ( x1 x 2 x 4 )

forma (SAU-NU/SAU)

Pentru zerouri avem 4 forme pentru y2:

y 2 ( x1 x 2 x3 x 4 )( x1 x 2 x3 x 4 )( x1 x 2 x3 )( x1 x 2 x 4 )

forma (SAU/I)
y 2 ( x1 x 2 x3 x 4 )( x1 x 2 x 3 x 4 )( x1 x 2 x3 )( x1 x 2 x 4 )

forma (I-NU/I)
y 2 ( x1 x 2 x 3 x 4 ) ( x1 x 2 x 3 x 4 ) ( x1 x 2 x 3 ) ( x1 x 2 x 4 )

forma (I/SAU-NU)
y 2 ( x1 x 2 x3 x 4 ) ( x1 x 2 x3 x 4 ) ( x1 x 2 x3 ) ( x1 x 2 x 4 )

forma (SAU-NU/SAU-NU)
6

Schema funciei, diagrama temporal pentru y2:

Concluzii:Minimizarea funciilor prin metoda Quine McKluski este o metod

mai precis de minimizare, pe cnd metoda Karnaugh ne permite o o minimizare i
verificare rapid. Ambele metode ne permit optimizarea functei pentru o eficien mai
bunp i o executare rapid a circuitului logic.
.