Ministerul Educaiei al Republicii Moldova

Universitatea Tehnic a Moldovei

Raport
la lucrarea de laborator Nr.1
Disciplina :Analiza i Sinteza Dispozitivelor Numerice
Tema: Sinteza C-L-C

A efectuat: st. gr TI-154

A verificat:

Turcanu Ana

Chiinu 2016

Lucrarea de laborator Nr.1

Varianta 3
Scopul lucrrii: Studierea practic i cercetarea procesului de sintez a circuitelor logice
combinaionale.
Sarcina lucrarii: Fie functiile logice:
y1=v(0,2,4,5,8,10,12,14)
y2=v(1,2,3,4,7,8,9,12,13,14)
1. Minimizarea functiei logice y1:
a) FCD + 4 forme.
b) FCC + 4 forme.
c) Schema logica in setul de elemente SI-NU/SI-NU
2. Minimizarea functiei logice y2:
a) FCD + 4 forme.
b) FCC + 4 forme.
c) Schema logica in setul de elemente SAU/SI
Mersul lucrarii
Notiuni teoretice: Orice circuit logic se caracterizeaz prin natura semnalelor de intrare, a
celor de ieire, prin clasele de funcii intrare-ieire i prin natura prelucrrilor de date ce au loc
n structura sa intern.
Din punct de vedere funcional circuitele logie se mpart n dou clase: combinaionale i
secveniale. Un circuit logic combinaional (CLC) se caracterizeaz prin aceea c starea
ieirilor sale la un moment dat depinde numai de starea intrrilor sale n momentul considerat.
Se mai spune c circuitele logice combinaionale (CLC) sunt lipsite de memorie i variabilele
de ieire nu sunt aplicate la intrare. Legtura ntre starea intrrilor i starea ieirilor circuitului
este dat de funciile de transfer ale acestuia, denumite n ceast caz funcii de comutare, care
sunt funcii booleene.
Orice circuit logic combinaional (CLC), care are n intrri (x1,x2,x3, ... ,xn) i m ieiri
(y1,y2,y3, ... ,ym), la care ieirile pot fi exprimate numai n dependen de variabilele de intrare:
y1=f1(x1,x2,x3, ... ,xn);
y2=f2(x1,x2,x3, ... ,xn);
..........................
ym=fm(x1,x2,x3, ... ,xn);
Sinteza unui circuit logic combinaional (CLC) se realizeaz n urmtoarele etape:
- descrierea necesitilor ce trebuie s le rezolve circuitul logic combinaional (prin text,
desen, diagrame, etc);
- reprezentarea acestei descrieri sub forma unui tabel de adevr;
- deducerea funciilor logice i minimizarea acestora;
- implimentarea acestor funcii minimizate sub forma unor reele de comutare prin
intermediul circutelor integrate;
Implimentarea funciilor logice minimizate sub forma reelelor de comutare poate fi
realizat sau n forma disjunctiv (I/SAU), sau n orice alt form normal, adic I-NU/INU, SAU/I-NU, SAU-NU/SAU, I/SAU-NU, I-NU/I, SAU/I, SAU-NU/SAU-NU.
Trecerea de la o form normal la alta se efectueaz prin utilizarea succesiv a formulelor
lui De Morgan, avnd iniial forma canonic disjunctiv normal (I/SAU) i forma canonic
conjunctiv normal (SAU/I) a funciei.

Minimizarea funciilor este necesar n procesul de sintez a circuitelor numerice deoarece

forma cea mai simpl (minimal) a unei funcii va necesita cheltuieli minimale de aparataj la
materializarea acestor funcii.
Minimizarea funciilor logice se poate efectua prin mai multe metode. Una din ele, este
Diagrama Veitch-Karnaugh. Diagramele Veitch-Karnaugh reprezint nite tabele a cror
numrul ptrelelor este egal cu numrul de combinaii posibile ale variabilelor pe care le
poate avea funcia ce trebuie minimizat. Ptrelele sunt aezate ca cele care corespund
combinaiilor ce se pot alipi ntre ele i se afl n poziii vecine. Orice alipire ntre dou
combinaii vecine va rezulta urmtoarele: partea comun rmne intact (neschimbat), iar
variabilele prin care se deosebesc dispar.
ntr-o diagram se pot alipi 2 combinaii cu eliminarea unei variabile, 4 combinaii cu
eliminarea a dou variabile, 8 combinaii cu eliminarea a trei variabile, 16 combinaii cu
eliminarea a patru variabile, 32 de combinaii cu eliminarea a cinci variabile. La minimizarea
diagramelor Veitch-Karnaugh se completeaz astfel: n ptrelele care corespund
combinaiilor pentru care funcia este egal cu 1 se nscriu uniti, iar celelalte nu se
completeaz. Alipirile se realizeaz n aa fel
ca numrul minimal de alipiri s cuprind un numr maximal de uniti.
Indeplinirea lucrarii
1. Minimizarea functiei logice y1:

a)Diagrama Karnaugh pentru functia y1(FCD)

x1x2 00
x3x4
00
1

01

11

10

01

11
10
1

x 1 x4=
FCD=( x 1 x 2 x 3)(x 2 x4 ) [SI/SAU]
x 1x 2x 3
( x 2 x4 ) (x 1 x 4) [SI-NU/SI-NU]
( )=
x 1 x2 x 3
( x 2 x 4 ) ( x1 x 4 )
( )=

[SAU/SI-NU]

x 4)
( x 1 x2 x 3 ) ( x 2 x 4 ) ( x1

[SAU-NU/SAU]

b)Diagrama Karnaugh pentru functia y1(FCC)

x1x2
x3x4

00

01

11

10

0
0

0
0

0
0

00
01
11
0
10

FCC =

(x 2 ( x4 )) (( x1)( x4)) ( x 1 ( x2)( x3))=[SAU / SI ]

x4) ( x1 x4 ) ( x 1 x2 x3 )
(x2
= [SAU-NU/SAU-NU]

( x2 x 4 ) ( x 1 x4 ) ( x1 x 2 x 3 ) = [SI/SAU-NU]

( x2 x 4 ) ( x 1 x 4 ) ( x1 x2 x 3 )

[SI-NU/SI]

c) Schema logica in setul de elemente SI-NU/SI-NU

Diagrama temporal

Minimizarea functiei logice y2:

x1x2 00
01 11 10

x3x4

v00
1
01

11

10

1
1

1
1

1
1

a) FCD + 4 forme.
FCD= ( x 2 x3 x4 ) ( x 1 x 2 x4 ) ( x 1 x3 ) ( x1 x2 x 3 ) ( x1 x2 x 4 ) ( x1 x 3 x 4 ) [ SI /SAU
=

( x 2 x3 x4 ) ( x 1 x2 x4 ) ( x 1 x3 ) ( x1 x2 x 3 ) ( x1 x2 x 4 ) ( x1 x3 x 4 )

[SI-NU/SI-NU]
=

( x2 x 3 x 4 ) ( x1 x2 x 4 ) ( x1 x 3 ) ( x 1 x 2 x3 ) ( x 1 x 2 x4 ) ( x 1 x3 x4 )

[SAU/SI-NU]
=

( x2 x3 x 4 ) ( x1 x2 x 4 ) ( x1 x 3 ) ( x 1 x2 x3 ) ( x 1 x2 x4 ) ( x 1 x3 x4 )
[SAU-NU/SAU]

b) FCC + 4 forme:
x1x2 00
01
x3x4

v00
01

11

10

0
0

0
0

11
10

FCC=( x1 x 2 x3)( x1 x3 x4)( x1 x 2 x 3 x4) ( x1 x 2 x3 x 4 ) ( x1 x2 x3 x4)

[SAU/SI] =

x1 x2 x3
x3 x 4
x1 x 2
=
( x1 x3 x4 ) ( x1 x 2 x 3 x4)()( x1 x2 x3 x4)

[SAU-NU/SAU-NU]

( x 1 x2 x 3 ) ( x 1 x 3 x 4 ) ( x 1 x2 x3 x 4 ) ( x 1 x2 x 3 x4 ) ( x 1 x 2 x 3 x 4) [
SI/SAU-NU]
=

( x 1 x2 x 3 ) ( x 1 x3 x 4 ) ( x 1 x2 x3 x 4 ) ( x 1 x2 x 3 x4 ) ( x 1 x 2 x 3 x 4)
[SI-NU/SI]

c) Schema logica in setul de elemente SAU/SI

Diagrama temporal:

Concluzii:
Efectund lucrarea de laborator nr. 1, am cercetat procesul de sinteza a circuitelor
logice combinaionale. Am acumulat cunotine mai bine fortificate n folosirea minimizrii
prin Diagramele Veitch-Karnaugh. Astfel, formez un circuit in baza FCD, n urma aflrii
acesteia din metoda minimizrii prin Diagramele Veitch-Karnaugh. ntr-un final, am verificat
corectitudinea rezultatelor, prin afiarea acestelor din funcia dat pentru fiecare valoare.