Ministerul Educaiei al Republicii Moldova

Universitatea Tehnic a Moldovei

Catedra ATI

Raport
Lucrarea de laborator Nr.1
la
Analiza si Sinteza Dispozitivelor Numerice
varianta 8

A efectuat:st.gr.
A verificat:lector universitar

S. Munteanu

Chisinau 2015
Scopul lucrrii:

Studierea practic i cercetarea procesului de sintez a circuitelor logice combinaionale.

Consideraii teoretice:
Orice circuit logic se caracterizeaz prin natura semnalelor de intrare, a celor de ieire, prin
clasele de funcii intrare-ieire i prin natura prelucrrilor de date ce au loc n structura sa intern.
Circuitele logice se mpart n 2 clase:
Un circuit logic combinaional (CLC) se caracterizeaz prin aceea c starea ieirilor sale
la un moment dat depinde numai de starea intrrilor sale n acest moment. legtura ntre starea
intrrilor i starea ieirilor circuitului este dat de funciile de transfer ale acestuia, denumite n
acest caz funcii de comutare, care sunt funcii booleene(logice).
CLC este circuitul care are n intrri (x1,x2,x3,,xn) i m ieiri (y1,y2,y3,,ym) la care ieirile
(x1,x2,x3,,xn)
y2= pot fi exprimate numai n dependen de variabilele de intrare:
y1=f1f2(x1,x2,x3,,xn)
...
ym=fm(x1,x2,x3,,xn)
Pentru c n acest model matematic nu intervin ca variabile independente timpul i nici
mrimile de ieire, rezult, c n structura sa un CLC nu prezint circuite de memorie i nici
legturi de reacie.
Sinteza unui CLC se efectueaz n urmtoarele etape:
- descrierea necesitilor ce trebuie s le rezolve circuitul combinaional (prin text,
desen, diagrame)
- reprezentarea acestei descrieri sub forma unui table de adevr;
- deducerea funciilor logice i minimizarea acestora;
- implementarea acestor funcii minimizate sub forma unor reele de comutare prin
intermediul circuitelor integrate;
Tabelul de adevr conine n+m coloane i 2n rnduri. Fiecare rnd al
tabelului reprezint una din combinaiile posibile ale valorilor variabilelor i valorile funciilor
pentru combinaia respectiv.
Implementarea funciilor logice minimizate sub forma reelelor de comutare poate fi
realizat n forma canonic disjunctiv (I/SAU), n forma canonic conjunctiv (SAU/I) sau n
orice alt form normal, adic I-NU/I-NU, SAU/I-NU, SAU-NU/SAU, I/SAU-NU, INU/I, SAU-NU/SAU-NU.
Trecerea de la o form normal la alta se efectueaz prin utilizarea succesiv a formelor
lui De Morgan, avnd iniial forma canonic disjunctiv normal (I/SAU) i forma conjunctiv
normal (SAU/I) a funciei.
Mersul lucrrii:
1. Construim tabelul de adevar pentru functiile y1 si y2, conform variantei din tabelul
2.1.
2. Efectuam minimizarea functiilor y1 si y2 pentru unitati (1) si zerouri (2).
3. Utilizind formulele De-Morgan transformam forma disjunctiva minima a functiilor y1
si y2 si le transformam in setul de elemente SI-NU (NAND).
4. Construim circuitul logic pentru ambele functii in setul de elemente SI-NU, utilizind
programa Logic-Works 4.
5. Pentru fiecare circuit logic determinam costul si timpul de retinere.
6. Pentru functia y1 scriem forma canonica disjunctiva si forma canonica conjunctiva.
7. Pentru functia y2 scriem cele 8 forme cunoscute.
Varianta pentru ndeplinire(8):

y1=v(0,1,2,4,6,8,11,12,15)
y2=v(0,1,2,5,6,7,8,9,12,13)
Tabelul de adevar:

0
1
2
3
4
5
6
7
8
9
1
0
1
1
1
2
1
3
1
4
1
5

X
1
0
0
0
0
0
0
0
0
1
1

X
2
0
0
0
0
1
1
1
1
0
0

X
3
0
0
1
1
0
0
1
1
0
0

X
4
0
1
0
1
0
1
0
1
0
1

Y
1
1
1
1
0
1
0
1
0
1
0

Y
2
1
1
1
0
0
1
1
1
1
1

1 0 1 0 0 0
1 0 1 1 1 0
1 1 0 0 1 1
1 1 0 1 0 1
1 1 1 0 0 0
1 1 1 1 1 0

Minimizarea funciei y1(FDM)

X1X2
X3X4
00
01
11
10

00

01

11

10

1
1

y 1= x3 x4 + x 1 x3 x 4 + x1 x2 x3 + x1 x 3 x4
sisau

1
1

2 forme pentru y1 (FDM):

y 1=( x3x4 ) ( x1 x3 x 4 ) ( x1 x2 x3 ) ( x1 x3 x 4 )
sinu/sinu

Minimizarea funciei y2 (FDM):

X1X2
X3X4
00
01
11
10

00
1
1
1

01
1
1
1

11

10

1
1

1
1

2 forme pentru y2 (FDM):

y 2= x3 x 4 + x 1 x3 x4 + x1 x 2 x 3 + x1 x2 x4

sisau

y 2=( x3x 4 ) ( x1 x3 x4 ) ( x1 x2 x 3 ) ( x1 x2 x4 )
sinu/sinu

Circuit logicFDM pentru funcia y1 n setul I-SAU:

Costul = 15 Q || Timpul = 2
Circuit logicFDM pentru funcia y2 n setul I-SAU:

Costul = 15 Q || Timpul = 2

Minimizarea funciei y1(FCM):

X1X2
X3X4
00
01
11
10

00

01

11

10

0
0

Minimizarea funciei y1(FDM):

X1X2
X3X4
00
01
11
10

00

01

11

10

1
1

Forma canonica disjunctiva (FCD) y1 :

y 1=( x3 x4 ) + ( x 1 x 3 x 4 ) + ( x 1 x2 x3 ) +( x1 x3 x4 )
Forma canonica conjunctiva (FCC) y1 :
x
x
( 1 x3 x4 )+( x1 x3 x 4 )
( 1 x 2 x 4 )+
y 1=( x1 x 3 x4 )+
Prezentarea functiei y2 in cele 8 forme (FDM, FCM) :
Din forma disjunctiva :
1. Forma SI-SAU
y 2= x3 x 4 + x 1 x3 x4 + x1 x 2 x 3 + x1 x2 x4

Forma SI-NU/SI-NU

y 2=( x3 x 4 ) ( x1 x 3 x4 ) ( x1 x 2 x 3 ) ( x1 x2 x4 )
Forma SAU/SI-NU

y 2=( x3 x 4 )( x 1 x3 x4 )( x1 x 2 x 3 )( x1 x2 x4 )
Forma SI-NU/SAU
( x1 + x 2 + x 3 ) + ( x 1 +x2 +x 4 )

y 2=( x3 + x 4 ) + ( x 1 + x3 +x 4 ) +
Din forma conjunctiva :
2. Forma SI-SAU
y 2=x 1 x2 x 3 x 4 + x 1 x3+ x2 x 3 x4

Forma SI-NU/SI-NU

y 2=( x 1 x2 x3 x 4 ) ( x1 x3 ) ( x 2 x3 x4 )
Forma SAU/SI-NU
y 2=( x 1 x2 x3 x 4 )( x1 x3 )( x 2 x3 x4 )
Forma SI-NU/SAU
x + x + x + x + x +x + x
y 2=( x 1 +x 2 +
3
4) ( 1
3) ( 2
3
4)

Concluzie:
Efectund lucrarea data am studiat i am cercetat procesul de sintez a circuitelor logice
combinaionale. Pentru ndeplinirea scopul lucrrii, am efectuat minimizarea funciilor propuse
prin intermediul diagramelor Karnaugh, studiate la cursul de Matematica Discreta. n acest fel
am descoperit un exemplu practic, unde se poate de folosit minimizrile funciilor booleene. Prin
intermediul acestei metode am creat formele disjunctive minime, si formele conjunctive minime.
n urma obinerii formelor FCM si FDM am creat circuitele schemelor date. Acestea la
rndul lor, le-am introdus n programul LogicWorks, care au permis eventual studierea practic
a circuitelor obinute.