DEMULTIPLEXOARE.

MULTIPLEXOARE
DEMULTIPLEXORUL

Demultiplexorul (DMUX) este circuitul logic care transmite datele de pe o unică intrare
la una din ieşirile selectate printr-un cuvânt de cod (adresă).

G2 G1
A
B DMUX
C
0 1 2 3 4 5 6 7

Fig.1 Schema bloc a unui DMUX de 3 biţi (8 căi)

Conexiunile circuitului

 G1 - intrare de condiţionare a funcţionării care permite, sau nu, funcţionarea după

cum este pe nivel logic 0, respectiv pe nivel logic 1

 G2 - intrare de date (comună tuturor ieşirilor)

 A, B, C - trei intrări de adresă

 0 ÷ 7 - opt ieşiri active pe nivel logic 0

G1 G2 A B 0 1 2 3

0 1 1 1 1 1 1 1

Fig. 2 Tabelul de adevăr al unui DMUX de 2 biţi (4 căi)

  Dacă G1 este pe nivel logic 1circuitul este blocat (toate ieşirile sunt în 1 logic)

 Pentru fiecare combinaţie distinctă posibilă care se pot aplica pe intrările de

adresă este selectată câte o ieşire

 Pe ieşirea selectată se transmit datele de pe G 2

Se poate spune că demultiplexorul este circuitul care distribuie datele de pe o cale pe

mai multe căi.

Demultiplexorul poate fi folosit şi ca decodificator de adresă dacă nu se foloseşte

intrarea de date (G2).

Decodificatorul de adresă integrat este cu ieşiri active pe 0 logic, în timp ce

decodificatorul realizat cu porţi integrate este cu ieşiri active pe 1logic.

1
0 2
1 3
2 4
3 5 13 7
4 6 3 A 1Y 0 6
23 5 7 B 1Y 1 5
22 A 6 8 2 1Y 2 4
21 B 7 9 1 1G 1Y 3 9
20 C 8 10 1C 2Y 0 10
D 9 11 14 2Y 1 11
10 13 15 2G 2Y 2 12
11 14 2C 2Y 3
12 15 74155
18 13 16
19 G 1 14 17
G 2 15
74154

Fig. 3 Demultiplexoare integrate din seriaTTL

MULTIPLEXORUL
Multiplexorul (MUX) este circuitul logic care permite trecerea datelor de la una din
intrări la o unică ieşire. Selecţia intrării se realizează prin intermediul unui cuvânt de cod
(adresă).
 C x 0 x1 x2 x3 x4 x5 x6 x7
B E
A
W

Fig.1 Schema bloc a unui MUX de 3 biţi (8 căi)

Conexiunile circuitului

 E - intrare de condiţionare a funcţionării care permite, sau nu, funcţionarea,

după cum este pe nivel logic 0 , respectiv pe nivel logic 1

 A, B, C - trei intrări de adresă pe care se aplică codul binar al intrării selectate

 x0 ÷ x7 - opt intrări de date

 W - ieşire

E A B x0 x1 x2 x3 W

Fig.2 Tabelul de adevăr al unui MUX de 2 biţi (4 căi)

 Dacă E este pe 1logic, circuitul este blocat, ieşirea fiind în 0 logic

 Codul binar aplicat pe intrările de adresă duce la selecţia unei intrări de date

 La ieşirea W apar datele prezente pe intrarea de date selectată

Relaţia dintre numărul m al intrărilor de date (căilor) şi numărul n al intrărilor de adresă
(biţilor) este m = 2n.

Se poate spune că multiplexorul este circuitul care adună datele de pe mai multe căi
pentru a le transmite pe o singură cale.

În variantă integrată există circuite care au pe lângă ieşirea W şi ieşire W , sau numai

W .

4 6 2 4 2 4
3 D 0 W 3 1A 1Y 3 1A 1Y
2 D 1 5 5 1B 7 5 1B 7
1 D 2 Y 6 2A 2Y 6 2A 2Y
15 D 3 11 2B 9 11 2B 9
14 D 4 10 3A 3Y 10 3A 3Y
13 D 5 14 3B 12 14 3B 12
12 D 6 13 4A 4Y 13 4A 4Y
D 7 4B 4B
11 1 1
10 A 15 A /B 15 A /B
9 B G G
7 C
74157 74158
G
74151

6 7
5 1C 0 1Y
4 1C 1 5 6
3 1C 2 4 D 0 W
1C 3 3 D 1
10 9 2 D 2
11 2C 0 2Y 1 D 3
12 2C 1 13 D 4
13 2C 2 12 D 5
2C 3 11 D 6
14 D 7
2 A 10
1 B 9 A
15 1G 8 B
2G C
74153 74152

Fig.3 Multiplexoare integrate din seriaTTL

13 3 12 13 12 14
14 X0 X 14 X0 X 13 X0 X
15 X1 15 X1 3 X1 15
12 X2 11 X2 Y 2 Y
1 X3 X3 1 Y 0 4
5 X4 1 Y 1 Z
2 X5 5 Y 0 5
4 X6 2 Y 1 3 Z0
X7 4 Y 2 Z1
6 6 Y 3 6
11 IN H 10 IN H 11 IN H
10 A 9 A 10 A
9 B B 9 B
C C
4052
4051 4053

Fig.4 Multiplexoare integrate din seria CMOS