Sunteți pe pagina 1din 7

96

LUCRAREA NR. 10

DECODIFICATOARE BCD - ZECIMAL

ŞI BCD - 7 SEGMENTE

1. Scopul lucrării

Lucrarea

îşi

propune

studiul

decodificatorului

BCD-zecimal

integrat,

CDB442 şi al decodificatorului BCD–7 segmente integrat, CDB447.

2. Aspecte teoretice

2.1. Generalităţi

Aşa cum am arătat în lucrarea precedentă, decodificatorul este un circuit logic combinaţional cu n intrări şi m ieşiri, realizat în tehnologie MSI, care activează una sau mai multe ieşiri în funcţie de cuvântul de cod aplicat la intrare.

2.2. Decodificatorul BCD-zecimal

Prescurtarea BCD semnifică zecimal codat binar. Schema bloc a unui decodificator BCD-zecimal este prezentată în fig. 10.1.

A 0

A 1

A BCD-zecimal

DCD

Y 0 Y 1 Y 9
Y
0
Y
1
Y
9

2

A 3

fig. 10.1. A 0 A 1 A BCD-zecimal DCD Y 0 Y 1 Y 9 2

Fig. 10.1. Schema bloc a decodificatorului BCD - zecimal

Decodificatoare BCD-zecimal şi BCD-7 segmente

97

Spre deosebire de codul binar natural, BCD nu include combinaţiile binare 1010, 1011, 1100, 1101, 1110, 1111, combinaţii ce corespund numerelor zecimale 10, 11, 12, 13, 14 şi 15. Apariţia oricăreia din cele 6 combinaţii de intrare excluse, duce toate ieşirile în starea 1 logic. Se spune că decodificatorul rejectează datele false. Funcţionarea decodificatorului din fig. 10.1 (în varianta integrată - CDB 442, anexă, fig. A7) este descrisă de tab. 10.1. Zona haşurată a tabelului 10.1 corespunde codului BCD.

Tab. 10.1. Tabelul de adevăr al decodificatorului BCD – zecimal

A 3 A 2 A 1 A 0 Y Y 1 Y Y Y Y
A 3
A 2
A 1
A 0
Y
Y 1 Y
Y
Y
Y
Y
Y
Y
Y
0
2
3
4
5
6
7
8
9
0
0
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
1
1
1
0
0
1
0
1 1
0 1
1
1
1
1
1
1
0
0
1
1
1 1
1 0
1
1
1
1
1
1
0
1
0
0
1 1
1 1
0
1
1
1
1
1
0
1
0
1
1 1
1 1
1
0
1
1
1
1
0
1
1
0
1 1
1 1
1
1
0
1
1
1
0
1
1
1
1 1
1 1
1
1
1
0
1
1
1
0
0
0
1 1
1 1
1
1
1
1
0
1
1
0
0
1
1 1
1 1
1
1
1
1
1
0
1
0
1
0
1 1
1 1
1
1
1
1
1
1
1
0
1
1
1 1
1 1
1
1
1
1
1
1
1
1
0
0
1 1
1 1
1
1
1
1
1
1
1
1
0
1
1 1
1 1
1
1
1
1
1
1
1
1
1
0
1 1
1 1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

2.3. Decodificatorul BCD - 7 segmente

Decodificatorul BCD - 7 segmente integrat (D147D sau CDB447) prezintă schema bloc din fig. 10.2, acceptă un cod de intrare BCD şi produce ieşirile

adecvate pentru selectarea segmentelor unui digit cu 7 segmente utilizat pentru

reprezentarea numerelor zecimale 0, 1,

, 9.

Cele 7 ieşiri ( a , b ,

c ,

d ,

e ,

f , g ) ale decodificatorului, active în stare

"jos", comandă display-ul cu 7 segmente prezentat în fig. 1.16, lucrarea nr. 1.

98

Lucrarea nr. 10

A 0

A 1

A 2

A 3

A 0 A 1 A 2 A 3   DCD BCD - 7 sgm    
A 0 A 1 A 2 A 3   DCD BCD - 7 sgm    
A 0 A 1 A 2 A 3   DCD BCD - 7 sgm    
A 0 A 1 A 2 A 3   DCD BCD - 7 sgm    
 

DCD BCD - 7 sgm

 
 
 
 

a

b

g

Fig. 10.2. Schema bloc a unui DCD BCD - 7 segmente

 
 
 
 
 
 
 
 
 
 
 
 
 
 

0

1

2

3

4

5

 

6

7

8

9

10

11

12

13

14

 

15

Fig. 10.3. Formarea cifrelor zecimale cu ajutorul celor 7 segmente

Se observă că segmentele activate în cazul combinaţiilor logice de intrare

interzise în BCD (ce corespund numerelor zecimale 10, 11,

nici o semnificaţie. Se mai observă că în cazul circuitului integrat CDB447, cifrelor 6 şi 9 le lipsesc segmentele a, respectiv d, v. fig. 1.16, lucrarea nr. 1. Tabelul de adevăr al decodificatorului BCD - 7 segmente integrat CDB447 este tab. 10.2.

, 15), nu au practic

3. Desfăşurarea lucrării

Pentru studierea decodificatoarelor integrate BCD-zecimal şi BCD-7 segmente (punctele 2.2 şi 2.3), se va folosi platforma de laborator şi circuitele integrate CDB442 (anexă, fig. A.7), CDB404 şi CBD447 - anexă, fig. A.2, A.8.

3.1. Studiul decodificatorului BCD - zecimal

3.1.1. Se utilizează decodificatorul BCD-zecimal CDB442, fig. 10.4; 3.1.2. Se completează fig.10.4 cu numărul pinilor circuitului integrat CDB442, inclusiv pinii de alimentare, preluaţi din anexă, fig. A.7;

Decodificatoare BCD-zecimal şi BCD-7 segmente

99

Tab. 10.2. Tabelul de adevăr al DCD BCD-7 segmente CDB 447

ZECIMAL

 

INTRĂRI

   

IEŞIRI

 

SAU

LT

RBI

A

3

A

2

A

1

A

0

BI / RBO(b)

a

b

c

d

e

f

g

FUNCŢIA

       

0 1

 

1

0

0

0

0

 

1

0

0

0

0

0

0

1

1 1

 

x

0

0

0

1

 

1

1

0

0

1

1

1

1

2 1

 

x

0

0

1

0

 

1

0

0

1

0

0

1

0

3 1

 

x

0

0

1

1

 

1

0

0

0

0

1

1

0

4 1

 

x

0

1

0

0

 

1

1

0

0

1

1

0

0

5 1

 

x

0

1

0

1

 

1

0

1

0

0

1

0

0

6 1

 

x

0

1

1

0

 

1

1

1

0

0

0

0

0

7 1

 

x

0

1

1

1

 

1

0

0

0

1

1

1

1

8 1

 

x

1

0

0

0

 

1

0

0

0

0

0

0

0

9 1

 

x

1

0

0

1

 

1

0

0

0

1

1

0

0

10 1

 

x

1

0

1

0

 

1

1

1

1

0

0

1

0

11 1

 

x

1

0

1

1

 

1

1

1

0

0

1

1

0

12 1

 

x

1

1

0

0

 

1

1

0

1

1

1

0

0

13 1

 

x

1

1

0

1

 

1

0

1

1

0

1

0

0

14 1

 

x

1

1

1

0

 

1

1

1

1

0

0

0

0

15 1

 

x

1

1

1

1

 

1

1

1

1

1

1

1

1

BI (b)

x

x

x

x

x

x

 

0

1

1

1

1

1

1

1

RBI (b)

1

0

0

0

0

0

 

0

1

1

1

1

1

1

1

LT (b)

0

x

x

x

x

x

 

1

0

0

0

0

0

0

0

Au fost haşurate zonele cele mai importante ale tabelului. Notă:

RI / RBO (Blanking Input / Ripple Blanking Output);

BI - "în aer" sau la 1 logic dacă dorim funcţiile de ieşire 0÷15;

RBI - "în aer" sau la 1 logic dacă afişarea lui 0 nu este dorită;

LT (Lamp Test Input) – testează funcţionarea tuturor segmentelor.

A 0

A 1

A 2

A 3

ă func ţ ionarea tuturor segmentelor. A 0 A 1 A 2 A 3 +V CC

+V CC

ţ ionarea tuturor segmentelor. A 0 A 1 A 2 A 3 +V CC DCD CDB

DCD

CDB 442

Y 0 Y 1 Y 9
Y
0
Y
1
Y
9

Fig. 10.4. Decodificatorul BCD-zecimal CDB 442

100

Lucrarea nr. 10

3.1.3. Se implementează decodificatorul pe platforma de montaj;

3.1.4. La intrările A 0 , A 1 , A 2 şi A 3 ale decodificatorului se cuplează ieşirile

omoloage ale divizorului de frecvenţă DF-1 pus în regim de numărător comandat

prin tact manual de către FTM-1;

de

semnalizare din BS;

3.1.6. Se alimentează circuitele platformei de la sursa de 5V prin cuplarea

întrerupătorului K 1 din BA-1;

3.1.5.

Ieşirile

Y ,Y ,

0

1

,Y

9

se

conectează

în

ordine

la

10

circuite

3.1.6. Se verifică pas cu pas tab. 10.1.

3.2. Studiul decodificatorului BCD – zecimal cu 2 intrări şi 4 ieşiri

3.2.1. Se

utilizează

prezentată în fig. 10.5;

decodificatorul

CDB442

în

aplicaţia

A 0 A 1 A 2 A 3
A
0
A
1
A
2
A
3

+V CC

+V CC
CDB404
CDB404

+V CC

în aplica ţ ia A 0 A 1 A 2 A 3 +V CC CDB404 +V

Y

0

DCD

CDB442

A 0 A 1 A 2 A 3 +V CC CDB404 +V CC Y 0 DCD

Y

1

0 A 1 A 2 A 3 +V CC CDB404 +V CC Y 0 DCD CDB442

Y

2

A 1 A 2 A 3 +V CC CDB404 +V CC Y 0 DCD CDB442 Y

Y

3

A 2 A 3 +V CC CDB404 +V CC Y 0 DCD CDB442 Y 1 Y

Y

0

Y

1

Y

2

Y

3

simplificată

Fig. 10.5. Decodificatorul CDB 442 într-o aplicaţie simplificată

3.2.2. Se completează fig.10.5 prin numerotarea pinilor circuitelor integrate

CDB442 şi CDB404, inclusiv pinii de alimentare, preluaţi din anexă, fig. A.7 şi

A.2;

3.2.3. Se implementează circuitul din fig. 10.5 pe platforma de montaj;

3.2.4. La intrările A 0 şi A 1 ale decodificatorului se cuplează ieşirile

omoloage ale divizorului de frecvenţă DF-1 pus în regim de numărător comandat prin tact manual de către FTM-1. Intrările A 2 şi A 3 se conectează la masă;

Y ,Y ,Y ,Y se conectează în ordine la 4 circuite de

semnalizare din BS;

3.2.6. Se alimentează circuitele platformei de la sursa de 5V prin cuplarea

întrerupătorului K 1 din BA-1;

3.2.5. Ieşirile

0

1

2

3

3.2.7. Se acţionează succesiv tactul manual şi se constată deplasarea unui 1

logic de la Y

0

la Y

3

.

Decodificatoare BCD-zecimal şi BCD-7 segmente

101

3.3. Studiul decodificatorului BCD - 7 segmente

3.3.1. Se utilizează decodificatorul BCD - 7 segmente CDB447, fig. 10.6; +V CC D 4
3.3.1. Se utilizează decodificatorul BCD - 7 segmente CDB447, fig. 10.6;
+V CC
D 4
D
D
D 1
3
2
a
A
0
DCD
b
A
1
BCD-7sgm
A
2
CDB447
g
A
3

Fig. 10.6. Decodificatorul BCD – 7 segmente CDB 447

3.3.2. Se completează fig.10.6 prin numerotarea pinilor circuitului integrat

CDB447, inclusiv a pinilor de alimentare, preluaţi din anexă, fig. A.8;

3.3.3. Se implementează circuitul din fig. 10.6 pe platforma de montaj;

3.3.4. Se conectează intrările A 0 , A 1 , A 2 şi A 3 ale DCD-CDB447 la ieşirile

omoloage ale DF-2 pus în regim de numărător comandat prin FTM-2. Ieşirile

a (13), b (12), c (11), d (10), e (9), f (15) şi g (14) ale circuitului integrat CDB

447 se conectează la terminalele corespunzătoare ale BA-7sg.;

3.3.5. Se conectează unul din terminalele D i , cu i=1, 2, 3, 4 ale display-ului

la borna de alimentare a circuitului;

3.3.6. Se alimentează circuitele platformei de la sursa de 5V prin cuplarea

întrerupătorului K 1 din BA-1;

3.3.7. Se acţionează succesiv tactul manual şi se verifică funcţionarea

decodificatorului urmărind tab. 10.2 şi fig. 10.4.

3.4. O aplicaţie interesantă a decodificatoarelor: funcţionarea în regim multiplexat a display-ului cu 4 digiţi

3.4.1. Se realizează schema din fig. 10.7 prin cuplarea schemelor din fig.

10.5 şi 10.6, § 3.2 şi 3.3;

3.4.2. Intrările A 0 şi A 1 ale decodificatorului CDB447 se conectează

împreună cu cele ale CDB442 la ieşirile omoloage ale DF-1 pus în regim de numărător comandat prin tact manual;

3.4.3. Intrările A 2 şi A 3 ale CI CDB447 se conectează la două circuite din

BIDP pentru o mai uşoară manevrare a valorilor lor logice;

102

Lucrarea nr. 10

întrerupătorului K 1 din BA-1;

3.4.5. Cu intrările A 2 şi A 3 ale CI CDB447 puse în 0 logic (din BIDP), se

acţionează tactul manual şi se verifică apariţia succesivă a cifrelor zecimale 0, 1, 2

şi 3 pe digiţii D 1 , D 2 , D 3 , respectiv D 4 ;

3.4.6. Se trece DF-1 în regim de numărător comandat prin tactul automat

(intrarea DF-1 cuplată la ieşirea TTL a GTA-1) şi se observă funcţionarea în regim multiplexat a display-ului: cifrele 0, 1, 2 şi 3 se vor vedea simultan pe digiţii D 1 ,

D 2 , D 3 , respectiv D 4 .

A 0 A 1 A 2 A 3 DF-1 A 0 A 1 A 2
A
0
A
1
A
2
A
3
DF-1
A
0
A
1
A
2
BIDP
A
3
+V CC +V CC Y Y 0 0 Y Y 1 CDB 404 1 DCD
+V CC
+V CC
Y
Y
0
0
Y
Y
1
CDB 404
1
DCD
Y
Y
CDB442
2
2
Y
Y
3
3
+V CC
D
D
D
D
4
3
2
1
a
b
DCD
BCD-7sgm
CDB 447
g

Fig. 10.7. O aplicaţie interesantă a decodificatoarelor

4. Conţinutul referatului

4.1. Schemele din fig. 10.1

pinilor circuitelor integrate utilizate.

4.2. Tabelele 10.1 şi 10.2.

10.7 completate, după caz, prin numerotarea