Universitatea Tehnică a Moldovei

Facultatea Calculatoare, Informatică și Microelectronică

Departament Informatică și Ingineria Sistemelor

Raport
La lucrarea de laborator nr.2

Tema: Modelarea şi analiza performanţelor sistemelor multiprocesor cu magistrale

comune prin reţele Petri stochastice generalizate

Cursul ”Evaluarea performantelor“

A efectuat :
Studentul grupei CR-182 Bonari Oleg

A verificat :
Dr. hab., prof.univ. E. Guțuleac

Chisinau 2020

1
 Obiectul de studiu:
Sistem de calcul multiprocessor (SMP) cu magistrale şi memorii comune multiple reparabile.

Scopul lucrării de laborator:

Evaluarea performantelor SMP cu resurse de calcul reparabile prin rețele Petri stocastice generalizate
(RPSG), folosind mediul instrumental VPNP Tools de modelare, verificare a proprietăților
comportamentale și simulare vizuală a modelelor RPSG.

1. Consideraţii teoretice:
În mod general, arhitectura unui SMP poate fi reprezentata ca o multime de resurse de calcul ce
interacționează între ele: module primare (procesoare), module secundare (memorii, porturi de
intrare/ieșire) cu rețele de comunicare ce le conecteaza. Modulele primare sunt destinate prelucrării datelor
și reprezintă elemente de procesare (EP) a sistemului de calcul ce produc cereri pentru accesul prin rețeaua
de comunicare către modulele secundare capabile sa proceseze cererile generate sau sa le ignoreze. In
calitate de indice de bază a performantelor SMP, de obicei, este primita puterea de procesare, egală cu
numarul mediu de procesoare în stare activă și bună funcționare. Un procesor este activ dacă la momentul
dat el nu este în stare de așteptare pentru a accesa resurse de calcul, necesare pentru a continua prelucrarea
datelor, care deja sunt alocate altor procesoare .

Puterea de procesare ( PP ) a unui SMP este determinată de către următoarea expresie:

PP  n(si )i ,
siAcc

unde Acc este multimea de stari posibile ale SMP, in care procesoarele sunt active; n(si )este numarul de
procesoare active în starea si ; i este probabilitatea stationară de aflare a SMP în starea activă si .
O structură a SMP cu magistrale şi memorii comune multiple este reprezentată în figura 1. Acest SMP

are n elemente de prelucrare PE j , ( j 1.n), fiecare din care conţine câte un procesor PC j şi o memorie

locală MLj . Elementele PE j cooperează între ele, efectuând un schimb de mesaje prin intermediul a m

module de memorie comună MC j , care pot fi adresate şi alocate cu ajutorul a k magistrale comune GBl ,

(l 1.k) .

2
 Figura 1 . Structura sistemului SPM1 cu magistraleşi memorii comune multiple: -
procesoare; - memorie locală; - magistrala locală; - memoria privată;
- modul de memorie comună; - magistrală comună; - element de prelucrare.

În SMP1 se presupune că toate resursele de calcul nu sunt fiabile. Dacă o resursă de calcul oarecare
s-a defectat, atunci ea va fi restabilită dupa o durată de timp finită. Duratele de cădere în pană și cele de
restabilire în bună funcționare ale resurselor de calcul respective sunt variabile aleatorii distribuite conform
legii exponențiale.
În figura 2, figura 3 și figura 4 sunt reprezentate modelele respective RPSG1, RPSG2 și RPSG3 ale

sistemului SMP1, pentru configuraţia M0(p1) n 16 , M0(p4)  m  3 şi M0(p2)  k  2 . În aceste modele se
presupune că resursele de calcul EP, GB și MC respective nu sunt fiabile.

Figura 2. Modelul RPSG1 al sistemului SPM1 cu 1 6 elemente PE,

3 module MC şi 2 magistrale comune GB în care PE nu sunt fiabile.
3
 Semnificaţia locaţiilor şi tranziţiilor reţelelor RPSG1, RPSG2 și RPSG3 este:

• Locații: p1- procesoare în stare activă; p2- magistrale comune GB libere; p3 - procesoare care cer

acces la modulele MC; p4- modulele MC libere; p5,, p19 - şirul de aşteptare la modulul MC de

lungi-mea respectivă: j  6, n 4, n 15; p20- numărul de resurse de calcul respective în pană;

• Tranziții : t1- sfârşitul lucrului activ al procesorului, generare cerere alocare magistrală GB; t2 -
procesorul ocupă o magistrala GB şi începe accesul de alocare a MC; t3,,t16 - procesorul devine

al j 1, n1, n 15(primul, al doilea, ... , etc. în şir de aşteptare) la modulul MC respectiv; t17 - sfârşitul

lucrului cu modulul MC, magistrala comună este eliberată; t18,,t31- sfârşitul accesului şi alocării

modulului MC, procesorul iese din şir; t32- defectarea resursei de calcul (EP, GB și MC) respective;

t32 - restabilirea în stare de bună funcționare a resursei de calcul (EP, GB și MC) respective;

Totally found markings number = 833

PositionsList: p1;p2;p3;p4;p5;p6;p7;p8;p9;p10;p11;p12;p13;p14;p15;p16;p17;p18;p19;p20;p21;

M0 = [16,2,0,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t34>M1;t1,t2>M2;\\1;1;

M1 = [15,2,0,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1] [t34>M3;t35>M0;t1,t2>M4;\\1;1;1;

M2 = [15,1,0,2,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t7>M0;t34>M4;t1,t2>M6;t1,t3>M7;\\1;1;0.5;0.5;

M3 = [14,2,0,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,2] [t34>M5;t35>M1;t1,t2>M8;\\1;1;1;

M4=[14,1,0,2,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1]

[t7>M1;t34>M8;t35>M2;t1,t2>M11;t1,t3>M12;\\1;1;1;0.5;0.5;

M5 = [13,2,0,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,3] [t34>M9;t35>M3;t1,t2>M13;\\1;1;1;

M6 = [14,0,0,1,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t1>M10;t7>M2;t34>M11;\\1;1;1;

M7=[14,1,0,2,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0]

[t8>M2;t34>M12;t1,t2>M18;t1,t4>M19;\\1;1;0.5;0.5;

M8=[13,1,0,2,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,2]

[t7>M3;t34>M13;t35>M4;t1,t2>M17;t1,t3>M20;\\1;1;1;0.5;0.5;

M9 = [12,2,0,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,4] [t34>M14;t35>M5;t1,t2>M21;\\1;1;1;

M10=[13,0,1,1,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0]

[t1>M15;t34>M16;t7,t2>M6;t7,t3>M7;\\1;1;0.5;0.5;

M11 = [13,0,0,1,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1] [t1>M16;t7>M4;t34>M17;t35>M6;\\1;1;1;1;

4
M12=[13,1,0,2,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1]

[t8>M4;t34>M20;t35>M7;t1,t2>M28;t1,t4>M29;\\1;1;1;0.5;0.5;

M13=[12,1,0,2,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,3]

[t7>M5;t34>M21;t35>M8;t1,t2>M26;t1,t3>M30;\\1;1;1;0.5;0.5;

M14 = [11,2,0,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,5] [t34>M22;t35>M9;t1,t2>M31;\\1;1;1;

M15=[12,0,2,1,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0]

[t1>M23;t34>M24;t7,t2>M10;t7,t3,t2>M18;t7,t3,t4>M19;\\1;1;0.5;0.25;0.25;

Graficele Figura2

5
6
7
8
 Figura 3. Modelul RPSG2 al sistemului SPM1 cu 16 elemente PE, 3 module
MC şi 2 magistrale comune GB în care GB nu sunt fiabile.
Totally found markings number = 291
PositionsList:
p1;p2;p3;p4;p5;p6;p7;p8;p9;p10;p11;p12;p13;p14;p15;p16;p17;p18;p19;p20;p21;
M0 = [16,2,0,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t34>M1;t1,t2>M2;\\1;1;
M1 = [16,1,0,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1] [t34>M3;t35>M0;t1,t2>M4;\\1;1;1;
M2=[15,1,0,2,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0]
[t7>M0;t34>M4;t1,t2>M6;t1,t3>M7;\\1;1;0,5;0,5;
M3 = [16,0,0,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,2] [t1>M5;t35>M1;\\1;1;
M4 = [15,0,0,2,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1] [t1>M8;t7>M1;t35>M2;\\1;1;1;
M5 = [15,0,1,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,2] [t1>M9;t35,t2>M4;\\1;1;
M6 = [14,0,0,1,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t1>M10;t7>M2;\\1;1;
M7=[14,1,0,2,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0]
[t8>M2;t34>M11;t1,t2>M15;t1,t4>M16;\\1;1;0,5;0,5;
M8=[14,0,1,2,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1]
[t1>M12;t7,t2>M4;t35,t2>M6;t35,t3>M7;\\1;1;0,5;0,5;
M9 = [14,0,2,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,2] [t1>M13;t35,t2>M8;\\1;1;
M10= [13,0,1,1,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0]
[t1>M14;t7,t2>M6;t7,t3>M7;\\1;0,5;0,5;
M11 = [14,0,0,2,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1] [t1>M17;t8>M4;t35>M7;\\1;1;1;
M12=[13,0,2,2,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1]
[t1>M18;t7,t2>M8;t35,t2>M10;t35,t3,t2>M15;t35,t3,t4>M16;\\1;1;0,5;0,25;0,25;
M13 = [13,0,3,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,2] [t1>M19;t35,t2>M12;\\1;1;
M14=[12,0,2,1,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0]
[t1>M20;t7,t2>M10;t7,t3,t2>M15;t7,t3,t4>M16;\\1;0,5;0,25;0,25;
M15 = [13,0,0,1,1,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t1>M21;t7>M7;t8>M6;\\1;1;1;
9
Graficele Figura 3

10
11
12
13
 Figura 4. Modelul RPSG3 al sistemului SPM1 cu 16 elemente PE,
3 module MC şi 2 magistrale comune GB în care MC nu sunt fiabile.

Totally found markings number = 308

PositionsList: p1;p2;p3;p4;p5;p6;p7;p8;p9;p10;p11;p12;p13;p14;p15;p16;p17;p18;p19;p20;p21;
M0 = [16,2,0,3,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t34>M1;t1,t2>M2;\\1;1;
M1 = [16,2,0,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1] [t34>M3;t35>M0;t1,t2>M4;\\1;1;1;
M2 = [15,1,0,2,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t7>M0;t34>M4;t1,t2>M6;t1,t3>M7;\\1;1;0,5;0,5;
M3 = [16,2,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,2] [t34>M5;t35>M1;t1,t2>M8;\\1;1;1;
M4 = [15,1,0,1,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1]
[t7>M1;t34>M8;t35>M2;t1,t2>M11;t1,t3>M12;\\1;1;1;0,5;0,5;
M5 = [16,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,3] [t1>M9;t35>M3;\\1;1;
M6 = [14,0,0,1,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t1>M10;t7>M2;t34>M11;\\1;1;1;
M7 = [14,1,0,2,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t8>M2;t34>M12;t1,t2>M16;t1,t4>M17;\\1;1;0,5;0,5;
M8 = [15,1,0,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,2] [t7>M3;t35>M4;t1,t3>M18;\\1;1;1;
M9 = [15,2,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,3] [t1>M13;t35,t2>M8;\\1;1;
M10 = [13,0,1,1,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0] [t1>M14;t34>M15;t7,t2>M6;t7,t3>M7;\\1;1;0,5;0,5;
M11 = [14,0,0,0,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1] [t1>M15;t7>M4;t35>M6;\\1;1;1;
M12 = [14,1,0,1,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1]
[t8>M4;t34>M18;t35>M7;t1,t2>M23;t1,t4>M24;\\1;1;1;0,5;0,5;
M13 = [14,2,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,3] [t1>M19;t35,t2,t3>M18;\\1;1;
M14 = [12,0,2,1,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0]
[t1>M20;t34>M21;t7,t2>M10;t7,t3,t2>M16;t7,t3,t4>M17;\\1;1;0,5;0,25;0,25;
M15 = [13,0,1,0,2,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1] [t1>M21;t35>M10;t7,t2>M11;t7,t3>M12;\\1;1;0,5;0,5;

Graficele Figura 4
14
15
16
17
18
 Concluzie
La lucrarea de laborator nr. 2, am analizat metodele de evaluare a performantelor
sistemelor de calcul în baza rețelelor Petri și am modelat sistemele cu magistrale
comune. Pentru lucrarea dată am utilizat programa Visual Petri Net (VPNP). Am
realizat verificarea sistemelor multiprocesor de calcul prin diferite parcurgeri, și am
extras graficele și rezultatele pentru P1, P2, P4, P5. La laboratorul 2, am introdus
posibilitatea panei de defect, deci starea de defectare și reparație a echipamentelor de
procesoare, memorii, și magistrale.

19