CR-182
Să se efectuieze sinteza unui detector de secvență. Detectorul generează la ieșire valoarea 1
logic doar atunci când la intrare este aplicată secvența 110011.
1. Sa se elaboreze diagrama de stare pentru detector conform automatului Moore.
2. Sa se elaboreze codul VHDL pentru detectorul de secventa. Detectorul va functiona pentru
”rising edge” al semnalului CLK.
3. Dupa compilarea codului VHDL sa se elaboreze diagrama de timp (fisierul .vwf) care valideaza
codul elaborat pentru mai multe situatii
Raspunsul se prezinta prin incarcarea unui fisier in format .doc, .docx in care in forma de imagini
se prezinta
a) sarcina initiala
b) diagrama de stare (poate fi in forma libera, desenata in caiet si fotografiata)
c) codul VHDL
d) rezultatul compilarii reusite
e) diagrama de timp pentru validarea rezultatului
f) State machine Viewer (din Tools- Netlist Viewers-State Machine Viewers)
Rezolvare:
1
Diagrama de timp
Codul
Compilarea
State machine