VI.

MULTIPLEXORUL (MUX)

Multiplexorul este un circuit combinaţional care permite trecerea datelor de la una

dintre intrări spre o ieşire unică.
Acesta conţine :
2n intrări,
1 ieşire notată Z
n intrări de selecţie sau adresă (A0, A1, ...., An-1)
Functionare:
Starea ieşirii sale Z la un moment dat este aceeaşi cu a intrării Ik unde k este
echivalentul zecimal al numărului reprezentat de stările binare ale intrării de selecţie.
Z = Ik unde k = (A0,A1,....,An-1)2

Figura 6.1. Schema bloc a circuitului multiplexor

Figura 6.2 prezintă exemple de multiplexoare, cu număr diferit al intrărilor de date.

Figura 6.2. Diferite tipuri de multiplexoare diferenţiate de numărul intrărilor de date

Figura 6.3. Schema funcţională a unui multiplexor şi simbolul unui

MUX m:1.
 Cel mai simplu MUX are 2 intrări şi o ieşire (figura6.4.a).Un MUX 4:1 necesită 4 porţi ŞI-NU,o
poartă
SAUşi minim3 inversoare(figura 6.4.b).

a. b.

Figura 6.4. MUX simple –

schema electrică,
a – MUX 2:1, b – MUX 4:1.

VI1. Folosirea multiplexorului pentru implementarea functiilor logice

Dacă se analizează ecuaţia unui multiplexor cu patru intrări de date se remarcă faptul
că există intrări separate pentru fiecare dintre cele patru combinaţii ale intrărilor A şi B.
F = I0 AB  I1 AB + I2 AB  I3 AB
Se poate da factor A şi B intr-o funcţie cu n variabile, menţinând 4 funcţii de n-2
variabile care vor fi conectate la intrările (I0 ... I3) ale multiplexorului.
Într-o funcţie cu 4 variabile se pot elimina 3 variabile prin aplicarea lor la intrările de
selecţie şi conectarea la celelalte intrări a 8 funcţii de 1 variabilă. Singurele funcţii posibile de
o variabilă A sunt: A, Ā, 0, 1 (disponibile fără circuite suplimentare).
Se va putea implementa orice funcţie cu 4 variabile folosind un singur multiplexor de
8 intrări de date.

Exemplul 1:

f  ABCD  ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD

 Se foloseşte un multiplexor cu 8 intrari de date.

 Se aplică variabilele A, B, C la intrările de adresare.
 Variabila D o considerăm rezidu pentru funcţia f

Tabelul pentru functia f cu variabila D rezidu

67
  Conectarea intrărilor de date I0.......I7 ale multiplexorului se obţine direct din tabel,
deoarece fiecare linie corespunde unei intrări.

Observaţie: Pentru multiplexoarele cu 16 intrări de date, pentru functia f nu vor

exista reziduri astfel încât în dreptul intrărilor I0.....I7 nu vom avea decât una dintre valorile 0
sau 1. În cazul multiplexoarelor cu 4 intrări de date vom fi nevoiţi să avem 2 variabile ca
reziduri (de ex: C si D).

VI.2.2. Simplificarea funcţiilor implementate cu multiplexoare

 Simplificarea se reduce la conectarea unui număr cât mai mare de variabile la

intrările de adresă.
 Pentru implementarea "rezidurilor" sunt folosite porţi logice elementare.
 Minimizarea rezidurilor se poate face printr-o alegere adecvată a variabilelor
conectate la intrările de adresă, în aşa fel ca aceste funcţii să se reducă la 1 "logic"
sau la funcţii ce apar de mai multe ori.
 Funcţiile reziduale pot fi utilizate în generarea mai multor funcţii  se aleg ca
variabile aplicate pe intrările de adresă ale multiplexoarelor acele variabile care apar
în cât mai multe funcţii logice.

VI.2.3. Implementarea unui afişor cu 7 segemente folosind circuite multiplexoare cu 4

intrări de date
Daca avem ieşiri valide şi dacă la intrare avem 10, 11, 12, 13, 14 sau 15, atunci
reprezentarea corespunzătoare va arăta astfel: „a”, „b”, „c”, „d”, „e”, „f”.
Implementarea funcţiilor corespunzătoare celor 7 segmente se poate face cu şapte
multiplexoare cu 8 intrări de date.
Pentru o mai bună implementarea se poate utiliza multiplexoare cu 4 intrari de date
 se poate obţine o reducere semnificativă al numărului de circuite ingrate.
Pentru a utiliza cât mai mult în comun funcţiile reziduale, se dă factor comun aceleaşi
2 variabile în expresiile tuturor celor 7 funcţii.
 Modul de alegere al celor 2 variabile se face cu ajutorul diagramelor Veitch (se pot
obţine diverse subdiviziuni ale diagramelor Veitch).
Tabelul de adevăr corespunzător acestui proiect va avea valori şi pe liniile 10...15
deoarece vom reprezenta întreaga bază hexa zecimală.

Tabelul de adevăr:

Pe baza tabelului de adevăr expresiile funcţiilor corespunzătoare fiecărui segment al

afişorului sunt:

Forma dorită a afişajului este exemplificată în figura de mai jos:

69
 Figura 6.5. Afişorul cu 7 segmente în cazul afişării bazei hexa zecimale

Structura logică asociată este reprezentată mai jos:

Figura 6.6. Schema bloc asociată acestui circuit

Desigur implementarea acestor funcţii se poate face cu şapte multiplexoare cu 8

intrări de date. Dacă însă se utilizează multiplexoare de 4 intrări de date, într-o variantă
“simplificată” se poate obţine o reducere semnificată al numărului de circuite integrate.
Pentru a utiliza cât mai mult în comun funcţiile reziduale, se dă factor comun aceleaşi două
variabile în expresiile tuturor celor şapte funcţii. Modul de alegere al celor două variabile se
determină cu ajutorul diagramelor Veitch. Se pot obţine diverse subdiviziuni ale diagramelor
Veitch pentru a face asocierea cu intrările multiplexoarelor de 4 intrări de date, în funcţie de
cele două variabile alese pentru conectarea la intrările de adresă a multiplexoarelor.

Figura 6.7. Diagramele Veitch corespunzătoare celor 7 segmente

Dacă studiem cele 7 diagrame care reprezintă segmentele observăm următoarele
varinate de eliminare a variabilelor de intrare:

Segmentul a - eliminarea variabilelor A şi B.

Segmentul b - eliminarea variabilelor A şi C.
Segmentul c - eliminarea variabilelor A şi D.
Segmentul d - eliminarea variabilelor B şi C.
Segmentul e - eliminarea variabilelor B şi D.
Segmentul f - eliminarea variabilelor C şi D.
Segmentul g - eliminarea variabilelor C şi D.
 Toate subdiviziunile obţinute pot fi gândite ca mici diagrame Veitch de două variabile
pentru funcţiile reziduale. Dacă se analizează diagramele din figura se observă că cea mai
bună alagere pentru eliminarea variabilelor se obţine dacă se dau factor comun variabilele C
şi D. În acest caz fiecare funcţie reziduală este reprezentată în diagram Veitch printr-o bară
orizontală. Se construieşte tabelul de adevăr pentru funcţiile căutate direct din diagramele
Veitch în care se grupează termenii după cerinţele acestei metode.
Diagramele pentru minimizarea funcţiilor segmentelor afişorului sunt reprezentate în
figură de mai jos:
Figura 6.8. Diagramele de minimizare
a) b) c) d)
d)

e) f) g)

Tabelul valorilor reziduale este:

71