Documente Academic
Documente Profesional
Documente Cultură
Curs 12
• Microprocesoare
– Introducere
– Elemente arhitecturale
– Ciclul fetch-execute
– CISC/RISC
– Timpi de acces
– Performante
2
Ciclul fetch-execute
Memoria
AX
3
Etapa fetch - a
AX Memoria
Adresa instrucţiunii
UCP RAM
IP Magistrala de adrese
Adresa segmentata
de memorie
4
Etapa fetch - b
AX Memoria
Adresa segmentata
de memorie
5
Etapa execute - a
AX Memoria
Adresa datelor
UCP RAM
IP Magistrala de adrese
Adresa segmentata
de memorie
6
Etapa execute - b
AX Memoria
Adresa segmentata
de memorie 7
Schema unui port de intrare
Magistrala de date
Selecţie
Operaţie de Decodor
citire/scriere de adrese
Magistrala de adrese
8
Schema unui port de ieşire
Memorie
tampon
Magistrala de date
Selecţie
Operaţie de Decodor
citire/scriere de adrese
Magistrala de adrese
9
Biblioteci de programe
10
Biblioteci de module obiect
Bibliotecă sursă
Compilator
compilator
Bibliotecă de
module obiect
Bibliotecă sursă
asamblor Asamblor
11
Editorul de legături
Program
principal
Subrutină
12
Cod reentrant
Segment de date
utilizator 1
Segment de date
utilizator 2
Segment de date
utilizator 4
Segment de date
utilizator 5
13
Ciclu maşină - fetch - execute
Timp - F Timp - E
Fetch Execute
14
Componentele de bază ale unui microprocesor
Registrele
Ceasul
UCP
15
Procesorul acţionează asupra datelor stocate în memorie sub controlul unui
program stocat, de asemenea, în memorie
Programe
UCP Memoria
Date
16
Majoritatea instrucţiunilor au un cod al operaţiei precum şi unul sau mai mulţi
operanzi
Instrucţiunea
Operanzi
Codul operaţiei
17
Adrese de memorie si valori
MEMORIA
1000 : 3004 12 34
Adresa de deplasament
(OFFSET) a lui var
18
Adresare segmentata
MEMORIA
1000 : 3004 12 34
Adresa de deplasament
(offset)
19
Construirea adresei efective din adresa segmentata
1000 : 3006
Adresa de segment
Adresa de deplasament
(offset)
20