Facultatea de Informatic - Iai Arhitectura Calculatoarelor

Curs pentru anul I Informatic

FII - 2003

Autori ale cror prezentri publice au fost folosite pentru pregtirea acestei forme a cursului
FII

hluchian@infoiasi.ro

Sivarama Dandamundi Jerry Breecher Randy Katz Michel Allemand Daniel Amyot John Morris
2

CUPRINS
I. Introducere n Arhitectura i organizarea calculatorului II. Circuite combinaionale i funcii booleene III. Circuite secveniale i automate IV. Reprezentri interne
FII 3

Capitolul al-II-lea

CIRCUITE COMBINAIONALE I FUNCII BOOLEENE

Semnal analogic i semnal digital

Semnal analogic
continuu
dac a luat valorile a i b, atunci a luat i toate valorile din [a,b].

&II.1. INTRODUCERE

Semnal digital
are cteva niveluri valori distincte i stabile discontinuu nu ia alte valori ()

Indiferent de fenomenul fizic aflat la baz Calculator: semnal digital cu 2 niveluri

0 i 1

Modem: comunicare digital analogic.

FII 5 FII

Conducerea proceselor industriale Folosirea reelelor telefonice analogice

Aplicaii ale circuitelor digitale

Calculatoare
CPU, memorie, bus, periferice,

Circuite
Combinaionale:
INTRRI I1 In O1 Om IEIRI

Reele, comunicaii
telefoane, modemuri, routere

Bunuri diverse
automobile, audio-video, jucrii,

Secveniale:
INTRRI I1 In
parte combinaional

Echipament pentru (alte) activiti tiinifice

Testare, msurare etc.

o1
Om

IEIRI

Lumea calculului se extinde mult dincolo de PC.

embedded systems definiii restrnse ale calculului
FII 7 FII

STRI
memorie

Metoda cutiei negre

Pentru un circuit combinaional a crui structur / funcionare nu este cunoscut:
se aplic fiecare combinaie posibil de valori ale intrrilor; se observ valorile ieirilor pentru fiecare astfel de combinaie se obine astfel un tabel de adevr.

De la circuite la funcii booleene

Circuit combinaional tabel de adevr

I1 0 0 . 1

. 0.0 0.0 . 1.1

In 0 1 . 1

O1 ? ? . ?

. ?.? ?.? . ?.?

Om ? ? . ?

Cum unui tabel de adevr i corespunde o funcie boolean, rezult c fiecrui circuit combinaional i corespunde o funcie boolean.
FII 9

n fixat: partea de intrare e ntotdeauna aceeai ntotdeauna aceeai coresponden pentru un circuit (determinist)
FII 10

Structura algebric &II.2. FUNCII BOOLEENE

Mulimea nevid B Mulimea de operaii binare { + , } O operaie unar { } B conine cel puin dou elemente, a, b, a b. nchidere: a + b este n B a b este n B a este n B
FII 12

FII

11

Funcii booleene
B = {0,1} f : Bn Bm
funcie: n variabile, m valori circuit: n intrri, m ieiri

Funcii booleene de dou variabile

16 funcii booleene complet definite de 2 variabile i cu o valoare.
X Y F

Exist ( 2m ) 2 astfel de funcii. n=1, m=1 : 4 funcii unare cu o valoare. x 0 1

FII

x y F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 0 0 1 1
FII

F10 F11 F12 F13 F14 F15

f0(x) = 0 f1(x) = x 0 0 0 1

f2(x) = x f3(x) = 1 1 0 1 1
13

0 1 0 1

0 0 0 0

0 0 0 1

0 0 1 0
X

0 0 1 1
Y

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

0 X and Y

not X X xor Y X=Y 1 X or Y X nor Y not Y Y X nand 14

Axiome i teoreme n algebra boolean

Identitate Constante Idempoten Involuie 1. X + 0 = X 2. X + 1 = 1 3. X + X = X 4. X = X 1D. X 1 = X 2D. X 0 = 0 3D. X X = X

Legile lui De Morgan

12. 12D.

X + Y + ... = X Y ...
X Y ... = X + Y + ...

Complementaritate 5. X + x = 1 5D. X x = 0 Comutativitate 6. X + Y = Y + X 6D. X Y = Y X Associativitate 7. (X + Y) + Z = X + (Y + Z) 7D. (X Y) Z = X (Y Z) Distributivitate 8. X (Y + Z) = (X Y) + (X Z) 8D. X + (Y Z) = (X + Y) (X + Z) Unificare 9. X Y + X Y = X 9D. (X + Y) (X +Y) = X Absorbie 10. X + X Y = X 10D. X (X + Y) = X 11. (X + Y ) Y = X Y 11D. (X Y) + Y = X + Y
FII 15 FII

Generalizare: 13.

f ( X1 ,...Xn ,0,1,+,) = f ( X1 ,...Xn ,1,0,,+)

Dualitate
16

Forme normale
Plecnd de la tabelul de adevr al unei funcii, se pot obine dou expresii diferite pentru acea funcie: Forma normal disjunctiv
Pentru fiecare 1 din ultima coloan, se scrie un termen ce conine doar conjuncii Termenii se leag prin disjuncie Fiecare termen conine fiecare variabil a funciei
negat, dac n linia acelui 1 variabila apare cu valoarea 0 nenegat pentru 1 Exemplu: F9(x,y)=xy + xy Exemplu: F9(x,y)= (x+y)(x+y)

Operaiile calculatorului la nivel logic elementar

Pentru calculatoarele actuale, operaiile elementare la nivelul circuitelor de baz sunt operaiile logicii booleene
care simuleaz i operaiile aritmetice elementare n baza 2.

Un circuit combinaional poate fi vzut ca implementnd o funcie boolean.

17 FII 18

Forma normal conjunctiv: dual

FII

Alfabetul diagramelor logice

Pori elementare
AND OR NOT
A B Poarta AND AND A 0 0 1 1 A 0 0 1 1 B 0 1 0 1 B 0 1 0 1 AND 0 0 0 1 OR 0 1 1 1

&II.3. DIAGRAME LOGICE

Funcionarea unei pori se poate descrie printr-un tabel de adevr (funcia boolean ataat)
FII 19 FII

A B Poarta OR

OR

A Poarta NOT

NOT

A 0 1

NOT 1 0 20

Alfabetul diagramelor logice

Alte pori utile
NAND NOR XOR
A B Poarta NAND NAND A 0 0 1 1 A 0 0 1 1 A 0 0 1 1 B 0 1 0 1 B 0 1 0 1 B 0 1 0 1 NAND 1 1 1 0 NOR 1 0 0 0 XOR 0 1 1 0 21

NAND = NOT AND NOR = NOT OR XOR implementeaz funcia sau-exclusiv Porile NAND i NOR necesit doar 2 tranzistori
pentru AND i OR e nevoie de cte 3 tranzistori
FII

A B Poarta NOR

n diagrame logice apar i pori elementare cu mai multe intrri Operaiile binare asociative pot fi extinse la operaii cu orice numr finit de operanzi

NOR

A B Poarta XOR

XOR

FII

22

Set minimal de generatori

Care este numrul minim de tipuri de pori ce ar trebui produse pentru a putea obine din ele circuite care implementeaz orice funcie boolean? 3 anume, {NOT, OR, and AND} este un rspuns parial
Forme normale (disjunctiv, conjunctiv)

Tem
Artai c {NAND} i {NOR} sunt mulimi de generatori pentru funciile booleene
Indicaie: se folosete FND sau FNC. n particular: A A B A+B 1

A+B B 1

FII

i dou ajung: NOT i una din celelalte dou Rspunsul corect este 1, cu dou soluii: {NAND} i {NOR}

23

FII

24

Definirea funciilor booleene

&II.4. DESCRIEREA ADUNRII N BAZA 2 PRIN FUNCII BOOLEENE

Funciile logice booleene pot fi definite n mai multe moduri:

prin tabel de adevr prin expresii coninnd variabile i operaii logice n form grafic n sigma-notaie ()

Exemplu: funcia majoritatea dintre k

are k variabile i o valoare valoarea funciei este 1 dac majoritatea variabilelor au valoarea 1 vom studia funcia pentru k=3.
FII 25 FII 26

-notaia
f=(3,5,6,7)
Fiecare numr din parantez reprezint un termen denot disjuncia termenilor Numrul de variabile n este cea mai mic putere a lui 2 strict mai mare dect cel mai mare numr ce apare n parantez
n = 3: 4 = 22 < 7 < 23 = 8

-notaia
Fiecare numr din parantez se scrie n baza 2 pe n poziii
3 011

Termenul corespunznd unui numr conine:

toate variabilele, fiecare negat dac i corespunde un 0 i nenegat pentru 1, legate prin conjuncie x1 x2 x3 3 011

f(x1 , x2 , x3)= (3,5,6,7)

FII 27 FII

28

-notaia
A

Funcia imparitate cu 3 intrri

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

IMP 0 1 1 0 1 0 0 1

Implementarea formei normale disjunctive

f(A,B, C) = A B C + AB C+ + A B C+ A B C
11 aplicri ale funciilor elementare OR / AND. Gsirea unei expresii echivalente (aceeai funcie boolean) cu mai puine aplicri de operatori ar face respectivul circuit
mai rapid, mai ieftin, mai fiabil.

A BC

0 0 0 0 1 1 1 1
FII

IMP

FII

29

30

Implementarea funciei majoritate din 3

A 0 0 0 0 1 1 1 1
FII

Minimizare
Nu doar set minimal de operatori, ci i pentru o funcie dat numr minimal de aplicri ale acestora (AND / OR) FND un numr de apariii ale operatorilor
11 OR / AND n exemplu

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

F 0 0 0 1 0 1 1 1

Forma normal disjunctiv: patru termeni, fiecare coninnd doar conjuncii

corespund celor 4 linii cu ieirea 1

n fiecare termen, o variabil apare negat numai dac valoarea sa pe acea linie este 0. F=ABC+ABC+ +ABC+ABC Se poate implementa o expresie echivalent mai simpl ?
31

Proceduri de minimizare reduc expresia

FII

Rescriere echivalent Inducie perfect Metoda Karnaugh Metoda Quine-McCluskey

Hibridizare (ex: V -

K urmat de distributivitate)
32

Minimizare prin rescriere algebric

Funcia majoritate din 3
ABC+ABC+ABC+ABC =
Idempoten

ABC+ABC+ABC+ABC+ABC+ABC

Expresia devine:

BC+AC+AB

&II.5. MINIMIZAREA FUNCIILOR BOOLEENE PRIN METODA DIAGRAMELOR KARNAUGH

33 FII 34

Metod dificil pentru expresii complexe FII

Structura unei diagrame Karnaugh pentru n variabile

Zona variabilelor
2 clase : etichete de linii / coloane (n par se scriu numele variabilelor clase egale)

Metoda Karnaugh
Ordinea codului Grey

Zona etichetelor
o etichet este un ir de n bii, dac funcia are n variabile Pentru n par, n/2 bii ntr-o etichet de linii, n/2 pentru o etichet de coloan fiecare bit dintr-o etichet corespunde unei variabile Zona celor 2n locaii din diagram n care se vor trece doar valorile de 1. unei locaii i corespunde o unic etichet
35
A

BC

AB

CD

00

01

11

10

1 0 1

00 01 11 10

00 01 11 10

0 1

Diagrama Karnaugh pentru dou variabile

FII

Diagrama Karnaugh pentru 3 variabile

FII

Diagrama Karnaugh pentru 4 variabile

36

Etichete: codul Grey

Etichetele nu se scriu n ordinea natural, ci n ordinea Grey. pe 2 poziii binare: 00, 01, 11, 10. pe 3 poziii binare: 000, 001, 011, 010, 110, 111, 101, 100. pe 4 poziii binare: 0000, 0001, 0011, 0010, 0110, 0111, 0101,0100, 1100, 1101, 1111, 1110, 1010, 1011, 1001,1000. Oricare dou etichete consecutive inclusiv prima i ultima! - difer printr u singur bit. - n
FII 37

Adiacene n diagrame Karnaugh

Dou poziii sunt adiacente dac etichetele corespunztoare difer pe un singur bit. Generalizeaz vecintatea intuitiv 4 variabile: cele patru coluri sunt adiacente! Pentru o funcie de n variabile, o locaie are n locaii adiacente
FII 38

Paii minimizrii Karnaugh

1. Se trec n locaiile corespunztoare (conform etichetelor) valorile de 1 ale funciei; 2. Se caut blocuri coninnd numai valori 1, astfel nct:
fiecare valoare 1 s fie inclus n cel puin un bloc; blocurile s fie ct mai mari i mai puine; un bloc s conin un numr de locaii egal cu o putere a lui 2
eventual puterea 0;

Paii minimizrii Karnaugh

3. Se scrie expresia minimizat a funciei astfel: fiecrui bloc cu 2k locaii 1 i corespunde un termen coninnd n kvariabile legate prin conjuncie; n termen apar acele variabile ale cror etichete sunt constante pentru toate locaiile din bloc; o variabil apare negat dac eticheta sa constant este 0 i nenegat altfel; termenii astfel obinui (dup considerarea tuturor blocurilor) sunt legai prin disjuncie.
FII 40

dac blocul conine 2k locaii , atunci pentru fiecare locaie blocul s conin exact k locaii adiacente cu ea.
FII 39

Exemple: majoritatea din 3; imparitate

BC
A BC A BC

Adiacena liniilor/coloanelor extreme

f(A,B,C)=(0,2,3,4,5,6)
BC BC _ AB
BC

00

01

11

10

AB

00

01

11

10

0 1

0 0

0 1

1 1

0 1

00

01

11

10

0 1

0 1

1 0
ABC

0 1

1 0
ABC

0 1

1 1
_ AB

0 1

1 0

1 1
_ C

AC Funcia majoritate din 3

FII

Funcia imparitate
41 FII 42

Expresia depinde de grupare

AB CD

Evitarea redundanelor
10 1 0 0 1
AB CD

00 1 0 0 1
__ BD

01 0 0 1 1
_ ACD

11 0 0 1 0

10 1 0 0 1

AB

CD

00 1 0 0 1
__ BD

01 0 0 1 1
__ ABC

11 0 0 1 0

00 0 1 0 0

01 0 1 1 1

11 1 1 1 0

10 0 0 1 0

AB

CD

00 0 1 0 0

01 0 1 1 1

11 1 1 1 0

10 0 0 1 0

00 01 11 10

00 01 11 10

00 01 11 10

00 01 11 10

ABD

ABD
43 FII

Simplificare Karnaugh neminimal

Simplificare Karnaugh minimal

44

FII

Combinaii imposibile de valori

Variabilele nu vor avea niciodat acele combinaii de valori Se poate deci considera restricia funciei booleene doar la subdomeniul de definiie al combinaiilor permise
doar aceasta va fi vizibil n funcionarea circuitului

Exemplu afiarea cifrelor zecimale

Afiaj cu 7 segmente Selectarea segmentelor pentru fiecare cifr 0 stins 1 aprins
45 FII 46

se consider cea mai convenabil din punctul de vedere al minimizrii extensie la combinaiile imposibile
se consider valoarea 0 sau 1, dup cum convine
FII

Funcia boolean ataat segmentului d

No A 0 0 1 0 2 0 3 0 4 0 5 0 6 0 7 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 d 1 0 1 1 0 1 1 0 No A 8 1 9 1 10 1 11 1 12 1 13 1 14 1 15 1 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 d 1 1 * * * * * *
AB CD

Combinaiile imposibile pot simplifica expresia

00 1 0 0 1 01 0 1 0 1 11 1 0 0 0 10 1 1 0 0
AB CD

00 1 0 * 1

01 0 1 * 1

11 1 0 * *

10 1 1 * *

00 01 11 10

00 01 11 10

Simplificare funcionare de siguran

FII 47 FII

Simplificare exploatnd combinaiile imposibile

48

Tem: comparator pe 2 bii

N1 N2 A B C D LT EQ GT AB<CD AB=CD AB>CD A B C 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 LT 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0 EQ 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 GT 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0

Tem: multiplicator pe 2 bii

A2 A1 B2 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 0 0 1 1 B1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 P8 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 P4 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 P2 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 P1 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1

A1 A2 B1 B2

P1 P2 P4 P8

Diagrama bloc i tabelul de adevr

E nevoie de cte o reducere Karnaugh pentru fiecare dintre cele 3 funcii

FII 49 FII 50

Tem: incrementare cu 1 BCD

I8 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 I4 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 I2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 I1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 O8 0 0 0 0 0 0 0 1 1 0 X X X X X X O4 0 0 0 1 1 1 1 0 0 0 X X X X X X O2 0 1 1 0 0 1 1 0 0 0 X X X X X X O1 1 0 1 0 1 0 1 0 1 0 X X X X X X

CIRCUITE COMBINAIONALE

I1 I2 I4 I8

O1 O2 O4 O8

FII

51

FII

52

Circuite combinaionale
&II.6. MULTIPLEXORUL
INTRRI I1 In O1 Om IEIRI

Diagrama bloc a unui circuit combinaional

Valorile de la ieire depind doar de valorile de la intrare din momentul respectiv

FII 53 FII 54

 2n intrri n intrri de selecie (variabile de control)

bii de control (de adres)

Multiplexorul
MUX 4 1
diagrama bloc i tabelul de adevr

Multiplexorul 4 1: diagrama logic

S1 S0

S1 S0

O I0 I1 I2 I3
I0 I1 I2 I3
55 FII 56

o singur ieire Fiecare intrare corespunde unui termen FND cu variabile de control. Controlul selecteaz o valoare de la intrare (bit) care devine valoare de FII ieire

M I O I U I X
I0
1 2 3

S1 S0

0 0 0 1 1 0 1 1

Funcii booleene pot fi implementate prin multiplexoare

Prima poart AND poate avea la
A B C A B C

ieire valorile 0 sau I0 , a doua 0 sau I1 etc. Poarta OR poate avea la ieire valorile I0 , I1 , I2 , I3

0 0 0 1 0 1 1 1
FII

I0 S2 S1 S0 I1 I2 I3 O I4 I5 I6 I7

M U X

MAJ

0 1 1 0 1 0 0 1

I0 S2 S1 S0 I1 I2 I3 O I4 I5 I6 I7

M U X

IMP

FII

57

Funcia majoritate

Funcia imparitate

58

Majoritatea din 3: implementare eficient prin multiplexor

A
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 MAJ 0 0 0 1 0 1 1 1 A 0 0 1 1 B 0 1 0 1 MAJ 0 C C 1

Imparitate: implementare eficient prin multiplexor

A
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 IMP 0 1 1 0 1 0 0 1 A 0 0 1 1 B 0 1 0 1 IMP C _ C _ C C

B C _ C _ C C

0 C C 1

Tabela de adevr originar

FII

Tabela de adevr pentru multiplexor

M I UO I I X
I0
1 2 3

S1 S0
MAJ

Tabela de adevr originar

59 FII

Tabela de adevr pentru multiplexor

M I UO I I X
I0
1 2 3

S1 S0
IMP

60

10

Decodorul
Decodorul are k intrri i 2k ieiri
identificarea unei locaii de memorie dup adres

&II.7. DECODORUL, COMPARATORUL

Circuitul activeaz n fiecare moment una din 2k ieiri

Intrrile au rolul controalelor de la multiplexor (selecteaz adrese) Fiecare ieire corespunde unui termen FND scris cu variabilele de intrare

FII

61

FII

62

Decodorul : k=2
I1 0 0 1 1 I0 O3 0 0 1 0 0 0 1 1 O2 0 0 1 0 O1 O0 0 1 1 0 0 0 0 0
I1 I0 A 0 0 0 0 1 1 1 1

Implementarea adunrii prin decodoare

B Cin 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 Sum Cout 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1

A B Cin

Date de intrare codificate

DO E 0 CO I1 O 1 O2 I0 D O O 3 R

O0 O1
Date decodificate

DO EO O I CO OO I DO I OO RO
2 1 0

0 1 2 3 4 5 6 7

Sum

Cout

O2 O3

FII

63

FII

64

Circuit de comparare (Comparatorul)

Implementeaz operatorii de comparare (= , > , < , , ) Exemplu: egalitate pe 4 bii
Tem: comparator complet (<, =, >) A3 B3 A2 B2

&II.8. SUMATOARE

A1 B1 A0 B0
FII 65 FII 66

11

Semi-sumatorul i sumatorul complet

Semi s - umatorul (half a - dder)
Adun cei doi bii de intrare
Furnizeaz la ieire un bit sum i un bit transport

Semi-sumator i sumator: diagrame logice

A 0 0 1 1 B 0 1 0 1 Sum Cout 0 0 0 1 0 1 1 0 A B Sum

Cout

Neajuns: nu poate fi extins pentru adunarea de numere mai lungi

Tabela de adevr i diagrama logic a semi-sumatorului A 0 0 0 0 1 1 1 1

67 FII

Sumatorul complet (full adder)

Adun cei trei bii de intrare
Furnizeaz la ieire tot un bit sum i un bit transport

Poate fi folosit pentru a construi sumatoare pe N bii

conectnd Cout de la un sumator la Cin al urmtorului. Acesta va fi sumatorul serial (ripple-carry adder).
FII

B Cin 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1

Sum Cout 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1

Cin A B

Sum

Tabela de adevr i diagrama logic a sumatorului complet

68

Sumatorul serial pe 16 bii (+)

A15 B15 A1 B1 A0 B0

Sumatoare seriale
Cu propagarea transportului
de la un rang la urmtoarele

i primul sumator este complet

A C15
Transport general

B C14 C1

B C0

Cout

Cin

Cout S

Cin

Cout S

Cin

FII

S15

S1

S0

69

Avantaj: circuite relativ simple, repetate identic la fiecare rang Dezavantaj: sumatoarele seriale pot fi lente ntrzierea este proporional cu numrul de bii Cazul cel mai relevant: FII 11111111 + 00000001 70

C0 = 0 pentru adunare C0 = 1 pentru scdere

Accelerarea adunrii
Sumatoare cu anticiparea transportului
Carry lookahead adders

Elimin ntrzierea datorat propagrii transportului Transportul-intrare (carry-in) se genereaz independent pentru fiecare rang
C0 = A0 B0 C1 = A0 B0 A1 + A0 B0 B1 + A1 B1

... Ci = Gi + Pi Ci-1 = Ai Bi + (Ai + Bi ) Ci-1 =

&II.9. O UNITATE ARITMETIC I LOGIC ELEMENTAR

Necesit circuite complexe De obicei, se utilizeaz o combinaie de tehnici de anticipare i propagare

Sumatoare cu selecia transportului

Exemplu: pentru 32 de bii, fiecare octet e adunat de dou sumatoare - C0 = 0 i C0 = 1 -, apoi se selecteaz Si corect
FII 71 FII 72

12

Unitate Aritmetic i Logic (1 bit): AND, OR, +, Proiectare iniial

B A Cin F1 F0 F1 F0 F A and B A or B A+B A-B

Unitate Aritmetic i Logic (1 bit): AND, OR, +, Proiectare mbuntit

Cin F1 B A F0

I0 S1 S0 I1
A Sum BSumator Cin Cout A Sum BSumator Cin Cout
FII

I2 I3

M UO X

0 0 F 1 1

0 1 0 1

I0 S1 S0 I1 I2 I3
F0 A Sum B Sumator Cin Cout

M U X

Cout
74

73

FII

Unitate Aritmetic i Logic (16 bii): AND, OR, +, A15 B15 A1 B1 A0 B0 F1 F0

A B C15
Transport general

F1 F0 Cin F C14 C1

F1 F0 Cin F C0

A B

F1 F0 Cin F

Cout

Cout

Cout

FII

R15

R1

R0

75

13