AUTOMATE FINITE

1. Scopul lucrrii
Studiul automatelor cu stri finite ce conin bistabile care lucreaz sincron i intrri care se modific sincron sau asincron cu semnalul de ceas. Descrierea funcionrii se face prin organigrame sau prin forme de und.

2. Aparate necesare
panouri logice surs de alimentare reglabil voltmetru electronic (sau tip MAV -!"# cordoane de legtur

3. Consideraii teoretice
$n automat cvintuplul cu stri finite se definete formal prin
A %( X , Y , Q, , )

unde entitile componente au urmtoarea semnificaie&

Y %{ y1 , y2 ,..., yr } - mulimea configuraiilor binare de ieire'
Q % q1 , q2 , ... , qp

X %{ x1 , x2 ,..., xn} - mulimea configuraiilor binare de intrare'

& X Q Q & X Q Y

- mulimea configuraiilor binare de stare' - funcia de tranziie a strilor' - funcia de tranziie a ieirilor.

Datorit faptului c mulimile X ' Y i Q sunt finite' circuitul se numete automat cu stri finite. Spaiul timpului nu apare e(plicit )n descrierea de mai sus. *l este discret i este format din mulimea numerelor )ntregi care semnific multiplul de + ' unde + este perioada dup care se comand o nou modificare )n circuit. ,unciile i se pot defini i reprezenta prin tabele de tranziii' grafuri' sau organigrame. Sc-ema din figura !.. reprezint un automat finit ale crui ieiri apar cu )nt/rziere deoarece sunt trecute prin memorie. *le pot fi obinute i imediat de la ieirea 010-ului.

X Q

CLC

CLK

MEMORIE
Y

,ig. !.. Structura general a unui automat finit Sistemele logice secveniale la care tranziiile au loc periodic' simultan cu un impuls de ceas se numesc sincrone. 0/nd tranziiile au loc la intervale arbitrare de timp' odat cu modificarea semnalelor de intrare' sistemele secveniale sunt de tip asincron. Aici ne ocupm numai de sisteme secveniale sincrone. Variabilele de intrare pot fi asincrone' dar )n acest caz trebuie fcut o codificare atent a strilor' conform principiului dependenei reduse fa de o variabil. Vom studia dou e(emple de proiectare a unor automate cu stri finite cu numr mic de stri i o singur variabil de intrare. Memoria este realizat )n ambele cazuri cu circuite bistabile de tip D' ceea ce difer fiind modul de implementare a circuitelor logice combinaionale (010#. 2n primul caz se folosesc multiple(oare (circuite integrate MS3#' iar )n cel de-al doilea caz memorii(circuite integrate 1S3#. !... S se proiecteze un automat finit cu o intrare (notat cu 4# i dou ieiri (notate cu 5. i 56#' descris de organigrama de mai 7os' folosind bistabili de tip D i multiple(oare cu 8 ci de intrare.

&1&2 $$

"1 # 1 "1#1 5.%. "1 " 1# # % "2#$ 1 1 "2 # $ 56%9 "2 #$ $ $1

11

C
"1 # $ "2 # $ $

"1 # $ "2 # 1 1

,ig. !.6 Organigrama care descrie funcionarea automatului finit :ornind de la organigram se construiete tabelul tranziiilor&

4 9 . d 9 .

' ;' ;. ;6 ;. 5. 6 9 9 9 . . . . 9 9 . 9 9 9 . 9 . 9 . . 9 . 9 . . .
,ig. !.! Tabelul tranziiilor

56 9 9 9 . .

Simbolul d poate fi 9 sau . logic(don< t care#. S-a folosit aceast notaie pentru a evita confuzia cu semnalul de intrare notat cu 4. 3mplementarea memoriei se face cu doi bistabili de tip D care comut sincron. 0ircuitul logic combinaional are intrrile 4' ;. i = ; 6 i trebuie s genereze la ieire funciile binare ;. = D. i = ; 6 = D 6 . >u este necesar minimizarea funciilor binare D. i D 6 pentru c toi termenii canonici sunt disponibili la ieirile multiple(oarelor.
Q1 X 0 d X 0 1 2 3 2
1 2

0 1 2 3

MUX
w
0

0 D CLK Q d 0

MUX
w 2
1

Y1

1 0 d 1

0 1 2 3

0 0 D CLK Q2 CLK Q d 1

0 2 1 2 3

Y2 w

MUX

MUX

,ig. !.8 Sc ema logic a automatului implementat cu multiplexoare Reacia de la ieirea memoriei la intrarea )n 010 se realizeaz prin conectarea ieirilor ;. i ; 6 la intrrile de selecie ale multiple(oarelor. 0one(iunile la intrrile multiple(oarelor se realizeaz )n funcie de alegerea cone(iunilor de reacie. Dac privim tabelul tranziiilor observm c pentru starea prezent A' codificat prin ;.;6 = 00 ' starea urmtoare este fie ?(codul ;.; 6 = 11 #' fie 0(codul ;.;6 = 01 #. Decizia este luat funcie
3

de valoarea logic a variabilei de intrare 4. Se vede c pentru strile ? i 0 valoarea lui ; 6 este o constant' ;6 = 1 ' iar valoarea lui ;. este dependent de valoarea lui 4 & pentru 4 %9 ' ;. = 0 ' iar pentru 4 %.' ;. = 1 . Deci putem spune c ;. = 4 . 0elelalte dou multiple(oare au prima intrare(notat cu 9# conectat la valorile logice ale ieirilor )n starea prezent A' adic 5 . = 1 i 5 6 = 0 . Acelai raionament se face i pentru celelalte stri. !.6. S se proiecteze automatul finit de mai sus folosind bistabili de tip D i o memorie :@ M de .968 cuvinte de c/te 8 bii . rganigrama i tabelul tranziiilor sunt cele de la punctul !... 010-ul este o memorie :@ M care folosete numai A din cele .968 cuvinte' conform tabelului&
A6 A. A9 4 ;. ;6 9 9 9 9 . . . .
A9 A8 A7 A6 A5 A4 A3 X A2 A1 A0 O4 Y2 CLK

9 9 . . 9 9 . .

. 6 ! ' ;' ;. 5. 6 9 9 . . 9 9 9 . d d 9 d . 9 . 9 . . 9 . 9 9 . 9 d d 9 d . . . 9

8 56 d 9 9 . 9 9 .
Q1

,ig. !." !arta memoriei pentru sc ema logic din figura "#$
O1 D CLK Q2 Q

O2

PROM
O3 Y1 D CLK Q

,ig. !.A Sc ema logic a automatului implementat cu memorie %&O'

(. Modul de lucru
(.1. :rimul panou logic pe care )l studiem este cel care implementeaz automatul finit )n varianta cu bistabile de tip D i multiple(oare. *l conine 8 circuite integrate 0M S& MM0 89.!' MM0 89"6(6 buc.# i MM0 89... MM0 89.! conine cele 6 bistabile D' MM0 89"6 conine c/te 6 multiple(oare' iar 6 din cele 8 pori B3>$ ale circuitului MM0 89.. sunt folosite pentru generarea manual
4

a semnalului de 01C' prin apsarea butonului cu revenire de pe panou. ?iii de stare i de ieire sunt vizualizai prin intermediul a 8 1*D-uri. Starea . logic este semnalizat prin aprinderea 1*D-ului corespunztor' iar cea de 9 logic prin stingerea lui. Monta)ul se ali*entea+ cu orice tensiune continu cuprins ,ntre - .i 1-/cc ' dup conectarea corect a cordoanelor de alimentare la surs i a intrrii 4 la una din cele 6 borne ale sursei (9 logic sau . logic#. Se verific funcionarea corect a monta7ului prin urmrirea tuturor tranziiilor posibile din organigram sau tabel. (.2. Al doilea panou logic implementeaz automatul finit )n varianta cu bistabile de tip D i memorie. Din motive de versatilitate s-a )nlocuit memoria :@ M cu o memorie @AM static de aceeai capacitate' de tipul MM> 6..8. :laca mai conine circuitele MM0 89.!' MM0 89.. i MM0 89AA' ultimul av/nd )n structur 8 comutatoare 0M S necesare pentru )nscrierea' respectiv citirea datelor din memorie. Vizualizarea strii i a ieirii se face tot cu a7utorul a 8 1*D-uri. Monta)ul se ali*entea+ cu tensiunea de - /cc ' datorit prezenei lui MM> 6..8. De fapt' tensiunea sursei este de circa "'A "'D V datorit diodei serie de protecie la alimentare invers. Din acest motiv se *soar cu 0olt*etrul tensiunea de - /cc ,ntre catodul diodei de protecie .i *as. Dup alimentarea corect se introduc )n memorie datele necesare. 2n acest scop' pentru a asigura adresa 9 de start a memoriei la cuplarea alimentrii (A6 % A. % A9 % 9#' comutatorul S6 are p/rg-ia )nspre comutatoarele S. i S!()n 7os#' iar comutatorul S! )n dreapta (vezi fig. 8..#. 3ntrarea 4 este conectat la mas. 0ele 8 comutatoare notate cu S. sunt destinate introducerii celor 8 bii pe cuv/nt )n memorie. Dac p/rg-ia este )n 7os' bitul corespunztor este pe 9 logic' iar dac este )n sus' pe . logic. Dup fi(area cuv/ntului dorit prin poziionarea celor 8
.

LEDURI S1 ( IN DATE) S2 (WE) S3 (CLK)

,ig. 8.. Amplasarea comutatoarelor (i a )*+,urilor pe panou comutatoare' acesta este introdus )n memorie prin ridicarea i cobor/rea )napoi a p/rg-iei comutatorului S6 (activarea i dezactivarea semnalului E* - E@3+* *>A?1* #. :e urm se modific adresa pentru introducerea unui nou cuv/nt prin
5

acionarea )n cele dou sensuri a comutatorului S! (pentru a genera cele 6 fronturi ale semnalului de ceas 01C - 01 0C #. :entru introducerea datelor )n memorie urmrim -arta memoriei din figura !.". 3eirile .F 8 devin acum 3G .F3G 8' iar datele se introduc de la comutatoarele S.' de la st/nga la dreapta' )n ordinea dat )n tabel. :entru )nscrierea celor A cuvinte utile )n memorie se parcurg urmtorii pai& a# se fi(eaz comutatoarele S. pe poziiile 1$$1 se acioneaz )n sus i )n 7os comutatorul S6 (E*# se acioneaz st/nga - dreapta comutatorul S! (01C# b# se fi(eaz comutatoarele S. pe poziiile $$$$ se acioneaz )n sus i )n 7os comutatorul S6 (E*# se acioneaz st/nga - dreapta comutatorul S! (01C# se mut 4 pe . logic (borna de ="Vcc# c# se fi(eaz comutatoarele S. pe poziiile 1$11 se acioneaz )n sus i )n 7os comutatorul S6 (E*# se acioneaz st/nga - dreapta comutatorul S! (01C# d# se se se se se se se se se se se se fi(eaz comutatoarele S. pe poziiile $111 acioneaz )n sus i )n 7os comutatorul S6 (E*# acioneaz st/nga - dreapta comutatorul S! (01C# mut 4 pe 9 logic (borna de mas# fi(eaz comutatoarele S. pe poziiile $1$1 acioneaz )n sus i )n 7os comutatorul S6 (E*# acioneaz st/nga - dreapta comutatorul S! (01C# mut 4 pe . logic (borna de ="Vcc# fi(eaz comutatoarele S. pe poziiile $$$$ acioneaz )n sus i )n 7os comutatorul S6 (E*# acioneaz st/nga - dreapta comutatorul S! (01C# mut 4 pe 9 logic (borna de mas#

e#

f#

Din acest moment datele sunt stocate )n memorie i se poate verifica funcionarea corect a automatului urmrind tranziiile din organigram. 2ntreruperea alimentrii duce la pierderea informaiei din memorie i se impune repetarea operaiilor de scriere a celor A cuvinte )n @AM. (.3. 0omparai cele dou implementri prezentate. 0e avanta7e i dezavanta7e prezint fiecare din cele dou soluiiH :ropunei i alte modaliti de realizare a automatului. (.(. 0e )nseamn codificare care urmrete principiul dependenei reduse fa de o variabilH 2n cazul nostru variabila 4 poate fi asincron(se poate modifica )n orice moment de timp' nu numai pe frontul activ al semnalului 01C#H Alegei o alt codificare a strilor i artai sub form tabelar -arta memoriei precum i operaiunile necesare pentru )nscrierea datelor )n memorie.

5. Pro !"#" r"$o!%&'"

5.1. Se consider automatul finit descris de organigrama din figur. S se implementeze circuitul folosind bistabili de tip D i& a# numr minim de pori b# multiple(oare cu 8 ci de intrare c# memorie @ M de !6 cuvinte a c/te 8 bii d# un circuit combinaional format din memorie @ M de 8 cuvinte a c/te 8 bii i multiple(oare. @eprezentai -arta memoriei.

A
$

&1&2 $$

!.

$1

11

C
!!
$

!6

1$

1
!8
$

,ig. ".. Organigrama care descrie funcionarea automatului finit din problema -#. Rezolvare: 0onstruim tabelul tranziiilor&

' ;' ;. 4 . 46 4! 48 ;. ;6 6 ( 9 ( ( 9 9 9 9 ( . ( ( . 9 9 9 . . ( 9 ( ( 9 . 9 9 ( . ( ( 9 . 9 ( ( 9 ( . . 9 9 ( ( . ( . . . ( ( ( 9 . 9 9 9 . ( ( ( . . 9 .

,ig. ".6 Tabelul tranziiilor pentru organigrama din figura -#. a# :entru implementarea cu pori este necesar minimizarea = = D. i ; = funciilor binare ;. 6 = D 6 . ,olosim diagramele Veitc-Carnaug- condensate.

;. ;. ;6 9 (8 ; 6 (6 (! D.

; . ;. ;6 (. (8 ;6 (6 9 D6

9 (6 (8 (!
9 . E 6 !

(. (6 (8 9
9 . E 6 !

;. ;6

6. 69

M$4 D.

;. ;6

6. 69

M$4 D6

,ig. ".! Soluiile problemei pentru punctele a (i b

7

(6 (! (8 ;. ;6 (.

A8 A! A6 A. A9 *

@ M

. 6 !

D. D6

(. (6 (8 (! ;. ;6 ;.
A. 9 . 6 ! 6. 69 9 . E 9 . 9 . 6 !

M$4

M$4 M$4

D. D6

@ M
A8 A! A6 A. A9 * 9

;6

A9 *

@ M

. 6 !

,ig. ".8 Soluiile problemei pentru punctele c (i d *vident c' fiind o problem de sintez' e(ist i alte soluii. De e(emplu' la punctul c se putea utiliza un singur cip de memorie @ M de tipul 32 4 i dou multiple(oare cu c/te 6 intrri. Ar fi fost mai avanta7oas aceast implementareH De ceH -.2. S se proiecteze un sistem numeric care s asigure funcionarea automat a barierelor la trecerea peste calea ferat. Sistemul are 6 intrri' x1 i x2 ' date de strile unor contacte amplasate de o parte i de alta a oselei. 3eirea y comand )nc-iderea barierelor. Rezolvare: :resupunem c atunci c/nd contactele sunt )nc-ise avem . logic pe intrri' iar comanda de )nc-idere a barierelor se d pentru . logic la ieire.

A. A9 9 9 9 9 9 . . . 9 9 . . 9

. 9 9 . .

9 . 9 9

. 9 . 9

,ig. "." Sistemul are / stri distincte0 numerotate de la 1 la 2

;' 'J (.(6 99 ; 9 9'9 . 6'. 6'. 6 9'9 ! 8 "'. " "'. A 9'9 D I 9. 8'. !'. !'. 8'. !'. .. D'. I'. D'. I'. .9 .'. .'. A'. A'. A'. (.(6 99 ; 9 9'9 .%6%D 6'. !%A 9'9 "'. 8%"%I

;' 'J 9. 8'. !'. !'. 8'. .. D'. I'. .9 .'. .'. A'. A'.

' . % 6 % D 9. 0odificarea binar a strilor& ' ! % A .. ' 8 % " % I .9 9 99 ,ig. ".A Tabelul tranziiilor# &educerea (i codificarea strilor
+1 = x1 x2 + x1 Q1 + Q1 Q2 0 minimizare se obin& +2 = x1 x2 + x2 Q2 + Q1Q2 i y = Q1 + Q2 . Sistemul este secvenial sincron' cu comportament asincron.

Dup

-.3. $n sistem secvenial are 6 intrri i o ieire care detecteaz orice secven de 8 stri succesive pentru care cele dou intrri sunt identice. 1a detectarea acestei secvene ieirea capt valoarea logic . at/t timp c/t intrrile sunt identice. S se proiecteze sistemul. Rezolvare:

,ig. ".D Sistemul are - stri distincte0 numerotate de la . la ;' 'J ; (.(6 99 6'9 !'9 8'9 "'. "'. 9. .'9 .'9 .'9 .'9 .'9 .. 6'9 !'9 8'9 "'. "'. .9 .'9 .'9 .'9 .'9 .'9 Sistemul are 8 stri distincte. Alegem urmtoarele coduri binare& . 99 6 9. ! .. 8%" .9

. 6 ! 8 "

,ig. ".I Tabelul tranziiilor# &educerea (i codificarea strilor

+ = +2 obinem Dup minimizarea funciilor binare Q1+ = +1 i Q2

urmtoarele

e(presii& y = x1 x2 Q1 Q2 .

+1 = x1 x2 ( Q1 + Q2 ) '

+2 = x1 x2 Q1

:roblema se putea rezolva mai simplu' dac observam de la )nceput c x1 = x2 )nseamn x1 x2 = 1 i obineam un sistem cu o singur intrare x = x1 x2 . Sistemul este secvenial sincron' cu comportament asincron.

10