Documente Academic
Documente Profesional
Documente Cultură
ASDN Indrumar
ASDN Indrumar
1.1 Interfaa
Fereastra de lucru conine circuitele proiectate. Circuitele
din Fereastra de lucru funciuneaz n acord cu informaia de
timp din Fereastra de timp.
Biblioteca conine toate elementele necesare pentru
proiectare.
una dintre cele opt opiuni din meniul grafic care se va deschide.
Toate elementele inserate vor avea aceeai orientare.
Trasarea liniilor. Pentru a uni elementele logice ntre ele se
apas i se menine butonul din stnga al mousului la captul
pinului de intrare sau ieire al unuia din elemente sau la nodul de
conexiune dintre firele circuitului. Cursorul se deplaseaz spre
punctul dorit, care poate fi un alt pin, alt fir sau o locaie liber.
Fii ateni deoarece acest mod de trasare poate duce la apariia
unor noduri nedorite n punctele de intersecie a liniilor !. O alt
metod de trasare a liniilor este de a folosi butoanele din bara de
instrumente pentru proiectare.
Editarea. Pentru a deplasa o linie sau un element se execut
clic pe el. Butonul din stnga al mousului se ine apsat i se
deplaseaz spre locaia dorit. Elementele selectate vor fi
evideniate cu negru, liniile cu galben. Pentru a deplasa mai multe
elemente se apas i se menine butonul din stnga al mousului pe
o locaie neocupat iar apoi se deplaseaz mousul pn cand toate
elementele dorite vor fi cuprinse n fereastra creat. Pentru a
terge un element sau o linie se execut clic pe el i se apas tasta
Del. Pentru a terge un numr mai mare de elemente toate
elementele se selecteaz i se apas tasta Del.
1.4 Bibliotecile
Pentru ndeplinirea lucrrilor de laborator se vor folosi
urmtoarele biblioteci:
10
11
12
13
14
15
$D
10
10
10
$O A
0
0
0
$O B
0
0
1
$O C
0
1
0
16
17
18
19
y x x x x x x x x x x x
2 4
1 3 4
1 2 4
1 3 4
(forma I-NU/I-NU):
( x x )( x x x )( x x x )( x x x )
2 4
1 3 4
1 2 4
1 3 4
(forma SAU/I-NU):
(x
x )( x x x )( x x x )( x x x )
4
1
3
4
1
2
4
1
3
4
(forma SAU-NU/SAU):
(x
x ) ( x x x ) ( x x x ) ( x x x )
4
1
3
4
1
2
4
1
3
4
(forma I-NU/I):
( x1 x 4 )( x 2 x 3 x 4 )( x 2 x 3 x 4 )( x1 x 2 x 4 )
(forma I/SAU-NU):
(x x ) (x x x ) (x x x ) (x x x )
1 4
2 3 4
2 3 4
1 2 4
(formaSAU-NU/SAU-NU):
= (x1 x4 ) ( x2 x3 x4 ) ( x2 x3 x4 ) ( x1 x2 x4 )
20
Funciile logice
2
y1=(0,1,2,4,5,7,9,10,11,14,15)
y2=(2,3,4,5,8,9,12,13)
y1=(1,3,4,7,8,10,12,13,14)
y2=(3,4,5,7,9,11,13,14,15)
y1=(0,2,4,5,8,10,12,14)
y2=(1,2,3,4,7,8,9,12,13,14)
y1=(0,2,3,5,6,7,9,11,12,13,14)
y2=(1,2,4,5,6,8,9,11,14,15)
y1=(2,4,5,7,8,9,12,14,15)
y2=(0,1,2,7,8,10,11,14)
y1=(1,2,4,5,6,8,10,14,15)
y2=(0,1,2,5,6,7,9,11,12,13)
y1=(0,1,5,6,7,8,10,12,14,15)
21
y2=(1,2,4,8,9,10,11,12)
1
8
9
10
11
12
13
14
15
16
17
18
19
20
2
y1=(0,1,2,4,6,8,11,12,15)
y2=(0,1,2,5,6,7,8,9,12,13)
y1=(0,2,4,5,7,8,10,12,15)
y2=(2,3,4,5,7,8,9,11,12,14)
y1=(0,3,4,5,6,8,10,12,13)
y2=(4,5,6,7,9,11,12,13,14)
y1=(1,2,4,5,8,9,10,12,13,14,)
y2=(3,4,5,7,8,9,11,12,13)
y1=(0,1,2,4,5,8,9,12,14,)
y2=(1,2,3,5,6,8,10,11,12)
y1=(0,2,4,5,6,7,9,12,13,15)
y2=(2,3,4,5,7,8,9,10,11,)
y1=(0,2,3,4,6,9,10,11,13,14,15)
y2=(3,4,5,7,8,10,11,14,15,)
y1=(0,1,4,5,7,8,10,11,12)
y2=(1,3,5,6,7,9,10,12,15)
y1=(0,2,3,4,6,7,9,11,12,13)
y2=(3,4,5,8,9,11,12,14)
y1=(0,3,4,5,7,8,12,13,14)
y2=(2,4,5,6,8,10,11,15)
y1=(1,2,3,4,6,7,8,9,10)
y2=(2,3,5,6,7,10,12,15)
y1=(0,1,2,5,6,7,14,15)
y2=(2,3,4,7,8,9,10,12,13,14,15)
y1=(3,4,5,6,7,8,10,12,13)
y2=(0,1,2,5,6,8,9,11,12,14)
22
Desfurarea lucrrii
a) la standul de laborator:
1. Se verific corectitudinea funcionrii circuitelor integrate
ale standului de laborator.
2. Se asambleaz i se regleaz circuitul logic
combinaional, care realizeaz dou funcii din tema pentru acas
n setul de elemente I-NU (la indicaia profesorului).
3. Pentru circuitele asamblate se determin costul i timpul
de reinere.
b) n LogicWorks:
1. Din biblioteca de elemente Simulation Gates.clf se
selecteaz elementele NAND cu numrul corespunztor de intrri.
Din biblioteca Simulation IO.clf se selecteaz dispozitivele de
intrare-ieire Binary Probe i Hex Keyboard.
2. Se asambleaz circuitul logic combinaional n Fereastra
de lucru i se verific corectitudinea lui. Se studiaz diagrama de
timp. Un exemplu al circuitului asamblat este prezentat n fig. 2.1.
3. Pentru circuitele asamblate se determin costul i timpul
de reinere.
23
x1
x2
0
4
8
C
1
5
9
D
2
6
A
E
3
7
B
F
0
F
x4
x3
1
0
x1
x2
x3
x4
F
ntrebri
24
1.
Care sunt particularitile care caracterizeaz circuitele
logice combinaionale?
2.
Care sunt etapele de sintez ale circuitelor logice
combinaionale ?
3.
Cum se calculeaz timpul de funcionare a unui
circuit logic combinaional ?
25
Tabelul 2.2
Nr.
0
1
2
3
4
5
6
7
8
9
x4
0
0
1
0
1
0
1
0
1
1
87(-2)(-4)
x3
x2
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
0
0
1
1
4221
x1
0
1
1
1
1
0
0
0
0
1
26
f4
0
0
0
0
0
1
1
1
1
1
f3
0
0
0
0
1
0
1
1
1
1
f2
0
0
1
1
1
0
0
0
1
1
f1
0
1
0
1
0
1
0
1
0
1
10
11
12
13
14
15
0
0
0
1
1
1
0
0
0
1
1
1
0
1
1
0
0
1
1
0
1
0
1
0
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
00
01
1
11
*
*
x4x3
x2x1
00
01
10
1
f
00
01
1
11
*
*
*
*
1
*
10
1
f3
11
10
x4x3
x2x1
00
01
*
*
00
01
1
*
11
10
11
*
*
10
1
1
x4x3
x2x1
00
01
1
*
00
*
01
1
1
11
*
*
*
*
1
1
1
*
10
f1
11
10
*
*
11
10
27
x x x x x x ;
3 1
4 1
4 3
f x x x x x x x x x ;
3
3 2 1
4 2
4 1
4 3
f x x x x x x ;
2
4 2
2 1
4 1
f x .
1
3
f
(3.1)
f 3 x3 x2 x1 z1 z 2 ;
(3.2)
f 2 x2 x1 x4 x1 z 2 ;
f1 x3 .
unde :
z1 x4 x1 x4 x3 ;
(3.3)
z 2 x4 x2 .
28
0
4
8
C
1
5
9
D
2
6
A
E
x4
3 x3
7
B x2
F x1
1
f4
1
f3
1
f2
1
f1
200
x4
x3
x2
x1
f4
f3
f2
f1
29
30
Nr.
var.
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
Codul
binarzecimal
intrare
8 4 2 (-1)
8 4 2 (-3)
8 4 1 (-2)
8 3 2 (-4)
8 4 2 (-5)
8 4 1 (-6)
8 4 2 (-3)
8 7 (-2)(-4)
8 6 (-1)(-4)
8 5 (-2)(-4)
8 4 3 (-6)
8 6 1 (-4)
8 5 2 (-4)
8 4 3 (-2)
8421
Codul
binarzecimal
ieire
4421
5211
5 2 2 (-1)
5 3 2 (-1)
5221
5 3 1 (-1)
5 3 2 (-1)
3321
4221
4311
4 3 2 (-1)
4321
4 4 1 (-2)
4 4 2 (-1)
4 4 3 (-2)
Nr.
var.
16.
17.
18.
19.
20.
21.
22.
23.
24.
25.
26.
27.
28.
29.
30.
Codul
binarzecimal
intrare
4421
5211
5 2 2 (-1)
5 3 2 (-1)
5221
5 3 1 (-1)
5 3 2 (-1)
3321
4221
4311
4 3 2 (-1)
4321
4 4 1 (-2)
4 4 2 (-1)
4 4 3 (-2)
Tabelul 2.3
Codul
binarzecimal
ieire
8 4 2 (-1)
8 4 2 (-3)
8 4 1 (-2)
8 3 2 (-4)
8 4 2 (-5)
8 4 1 (-6)
8 4 2 (-3)
8 7 (-2)(-4)
8 6 (-1)(-4)
8 5 (-2)(-4)
8 4 3 (-6)
8 6 1 (-4)
8 5 2 (-4)
8 4 3 (-2)
8421
ntrebri
1.
Care este raportul dintre numrul de intrri i numrul
de ieiri ale convertoarelor de cod ?
2.
Enumerai etapele i specificul procesului de sintez a
convertoarelor de cod.
31
32
00
1
*
01
11
*
x4x3
x2x1
00
01
10
y
00
01
11
*
*
10
y1
11
10
*
*
11
10
33
x4x3
x2x1
00
01
00
01
11
*
x4x3
x2x1
00
01
10
00
01
11
*
10
y3
11
10
x4x3
x2x1
00
01
*
1
00
*
*
01
1
11
*
11
10
x4x3
x2x1
00
01
10
00
01
*
*
11
*
10
y5
11
10
x4x3
x2x1
00
01
00
*
*
01
11
*
11
10
x4x3
x2x1
00
01
10
00
*
*
01
11
*
10
y7
11
10
x4x3
x2x1
00
01
*
1
00
01
*
*
11
*
11
10
x4x3
x2x1
00
01
10
1
00
*
01
*
*
1
*
11
*
1
10
y9
11
10
*
*
11
10
34
*
*
y3 x3 x2 x1
y4 x3 x2 x1
y7 x4 x2
y8 x4 x1
y1 x4 x2 x1
y5 x3 x2 x1
y2 x4 x3 x2
y6 x3 x2 x1
y9 x4 x3
35
Cele descrise mai sus snt ilustrate mai jos printr-un exemplu
de sintez a unui codificator pentru codul binar-zecimal 8 52 4.
Tabelul 2.5 reprezint tabelul de adevr pentru sinteza acestui
codificator.
1
0
4
8
C
Y0 Y1 Y2
x4
1 2 3
x3
5 6 7 x2
9 AB
D E F x1
Y3 Y4 Y5
Y6
Y7 Y8
Y9
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
x4
x3
x2
x1
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
Y8
Y9
36
Cifra
zecimal
Tabelul 2.5
Ieirile
5 -2 -4
f4
f3
Intrrile
x0
x1
x3
x4
x5
x6
x7
x8
x9
f2
F1
0
1
2
3
4
5
6
7
8
9
1 0 0 0 0 0 0
0 1 0 0 0 0 0
0 0 1 0 0 0 0
0 0 0 1 0 0 0
0 0 0 0 1 0 0
0 0 0 0 0 1 0
0 0 0 0 0 0 1
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 0 0 0 0
Setul de funcii care realizeaz
mai sus este urmtorul:
0 0 0 0 0 0
0 0 0 0 1 0
0 0 0 1 0 1
0 0 0 0 1 1
0 0 0 1 0 0
0 0 0 0 1 0
0 0 0 1 0 1
1 0 0 1 1 1
0 1 0 1 0 0
0 0 1 1 1 0
codificatorul din tabelul
f 4 x2 x4 x6 x7 x8 x9 ;
f 3 x1 x3 x5 x7 x9 ;
f 2 x2 x3 x6 x7 ;
f1 x1 x2 x4 x7 x9 .
(2.1)
37
0
1
1
0
1
0
0
1
0
1
de
f 4 x2 x4 x6 x7 x8 x9 ;
f3 x1 x3 x5 x7 x9 ;
(2.2)
f 2 x2 x3 x6 x7 ;
f1 x1 x2 x4 x7 x9 .
38
39
1
0
1
0
x5
x6
1
0
x4
1
0
x3
1
0
x2
1
0
1
0
x1
1
0
1
0
1
0
x0
x7
x8
x9
F4
1
1
F3
F2
F1
0
F4
F3
F2
F1
200
400
x0
x1
x2
x3
x4
x5
x6
x7
x8
x9
F4
F3
F2
F1
40
Nr.
crt.
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
Codul binar-zecimal
Decodifi- Codificator
cator
8 7 (-2)(-4) 5 3 2 (-1)
8 6 (-1)(-4) 5 3 1 (-1)
8 5 (-2)(-4) 3 3 2 1
8 4 3 (-6)
4221
8 6 1 (-4)
4311
8 5 2 (-4)
4 3 2 (-1)
8 4 3 (-2)
4321
8421
4 4 1 (-2)
8 4 2 (-1)
4 4 2 (-1)
8 4 2 (-3)
4 4 3 (-2)
8 4 1 (-2)
4421
8 3 2 (-4)
5211
8 4 2 (-5)
5 2 2 (-1)
8 4 1 (-6)
5 3 2 (-1)
8 4 1 (-2)
5221
Nr.
crt.
16.
17.
18.
19.
20.
21.
22.
23.
24.
25.
26.
27.
28.
29.
30.
Tabelul 2.6
Codul binar-zecimal
Decodifi- Codificator
cator
3321
8 6 1 (-4)
4221
8 6 (-1)(-4)
4311
8 7 (-2)(-4)
4 3 2 (-1)
8 5 (-2)(-4)
4321
8 6 1 (-4)
4 4 1 (-2)
8 5 2 (-4)
4 4 2 (-1)
8 4 3 (-2)
4 4 3 (-2)
8421
4421
8 4 2 (-1)
5211
8 4 2 (-3)
5 2 2 (-1)
8 4 1 (-2)
5 3 2 (-1)
8 3 2 (-4)
5221
8 4 2 (-5)
5 2 2 (-1)
8 4 1 (-6)
5 3 2 (-1)
8 4 1 (-2)
41
2.
Care este raportul dintre numrul de intrri i numrul
de ieiri ale decodificatoarelor complete i incomplete.
42
a
i
b
I
0
0
0
0
1
1
1
1
c
i
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
a)
s
i
c
i+1
0
1
1
0
1
0
0
1
0
0
0
1
0
1
1
1
b)
43
44
c G P G P PG P PP c
3
2
2 1
2 1 0
2 1 0 IN
45
46
47
48
49
(2.3)
f i ai bi
bi
fe
fs
fi
50
0
0
1
1
0
1
0
1
1 0 0
0 0 1
0 1 0
1 0 0
a) Tabelul de adevr
b) Schema logic
FA B f s3 f e3 f s 2 f e3 f e2 f s1 f e3 f f e1 f
(2.5)
s0
e2
relaia de inferioritate AB presupune c a3b3; sau a3=b3
i a2b2; sau a3=b3 i a2=b2 i a1b1; sau a3=b3 i a2=b2 i a1=b1 i
a0b0 de unde rezult funcia logic:
FA B f i3 f e3 f i 2 f e3 f e2 f i1 f e3 f f e1 f
(2.6)
e2
i0
Schema comparatorului paralel care realizeaz funciile
(2.4), (2.5) i (2.6) este prezentat n fig. 2.11 (este notat prin C i
elementul pentru compararea cifrelor de rangul i).
51
a3
b3
a2
C3
C3
fi3
fs3
b2
a1
C3
C2
fe3
fi2
fs2
b1
C3
C1
fe2
fi1
fs1
fe3
F A=B fe2
fs1
fe1
fe3
fi2
fs3
b0
C3
C0
fe3
fs2
fe3
fe2
fe1
fe0
a0
fi0
fs0
fe0
fi3
fe3
F A>B fe2
fi1
F A<B
fe3
fe2
fe1
fi0
fe3
fe2
fe1
fs0
a3
b3
a2
b2
a1
b1
a0
b0
F A=B
a3
b3
a2
b2
a1
b1
a0
b0
F A<B
52
A=B
AB
A=11(10)=1011(2)
B=10(10)=1010(2)
A=11(10)=1011(2)
B=11(10)=1011(2)
A=9(10)=1001(2)
B=12(10)=1100(2)
(A-B) 1011
+ 0101
1
(A-B) 1011
+ 0100
1
(A-B) 1001
+ 0011
1
01
0001
Cout S
01
0000
Cout S
00
1101
Cout S
53
1
NotB3
NotB2
NotB1
NotB0
B3
B2
B1
B0
A3
A2
A1
A0
A3
A2
A1
A0
CO
Fs
S3
S2
S1
S0
Fe
Fi
CI
54
I
ieire
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
II
ieire
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
III
ieire
10-19
11-19
12-18
10-20
1-11
2-10
3-12
4-12
14-19
1-14
13-20
16-29
1-26
1-27
14-28
Nr.
crt.
16.
17.
18.
19.
20.
21.
22.
23.
24.
25.
26.
27.
28.
29.
30.
I
ieire
16.
17.
18.
19.
20.
21.
22.
23.
24.
25.
26.
27.
28.
29.
30.
Tabelul 2.7
II
III
ieire ieire
15
7-15
14
7-16
13
7-17
12
8-19
11
8-20
10
8-18
9
9-19
8
9-24
7
9-15
6
9-26
5
10-21
4
10-22
3
10-23
2
15-24
1
16-25
Desfurarea lucrrii
a) la standul de laborator:
1. Se verific corectitudinea funcionrii circuitelor integrate
ale standului de laborator.
55
56
57
58
(3.1)
RS 0,
(3.2)
Cu ajutorul formulelor de Morgan expresia (3.1) poate fi
uor transformat n una din urmtoarele dou forme:
Qt 1 S R Q t
Qt 1 S R Q t
59
(3.3)
(3.4)
a)
b)
a)
b)
Figura 7.2. Circuitul bistabil RS sincron: a)schema logic;
b)-simbolul.
60
a)
b)
Figura 7.3. Circuitul bistabil D sincron: a - schema;
b simbolul.
Existena restriciei S=R=1 constituie o dificultate pentru
proiectani, de aceea foarte des se recurge la utilizarea circuitului
bistabil de tip JK. Bistabilul JK i pstreaz funcionalitatea i n
cazul cnd S=R= 1. Aceast combinaie a semnalelor de la intrare
se folosete pentru a inversa starea bistabilului. Funcionarea
bistabilului JK este prezentat n tabelul de tranziie 3.2, iar
funcia logic ce rezult din acest tabel este reflectat de expresia
logic (3.5).
Q
JQt K Qt ,
t 1
61
(3.5)
J
0
0
0
0
1
1
1
1
Tabelul 3.2
Tabelul de tranziie al bistabilului JK
K
Qt
Qt+1
0
0
0
0
1
1
1
0
0
1
1
0
0
0
1
0
1
1
1
0
1
1
1
0
62
a)
b)
Figura 3.4. Circuitul bistabil JK sincron: a) schema; b)
simbolul.
Bistabilul JK este universal, avnd aplicaii multiple. Dup
cum s-a menionat mai sus, el poate funciona n regim de bistabil
RS. Dac intrrile J i K sunt conectate ntre ele printr-un inversor,
circuitul devine bistabil D, cu intrarea D pe linia J. Dac J=K=1,
atunci bistabilul JK devine bistabil de tip T, care basculeaz la
fiecare impuls de ceas.
3.3 Registrele
Registrele se includ n categoria elementelor funcionale
secveniale i sunt destinate memorrii i procesrii cuvintelor
binare. Componenta de baz a oricrui registru sunt bistabilele.
Structura general a unui registru este prezentat n figura 3.5. i
este constituit din n bistabile (n cazul de fa de tip D), avnd un
semnal de ceas CLK comun pentru toate bistabilele (B). Intrarea
de tergere CLR , activ pe zero logic, este prezent la
majoritatea registrelor i permite resetarea celor n bistabile.
Intrrile S1 i S0 comand cele n comutatoare logice (CM),
asigurnd astfel selecia regimului de lucru al registrului.
Comutatoarele, n dependen de codul de selecie, por asigura
conectarea intrrilor bistabilelor n trei moduri: la ieirea Bi din
63
64
65
Bistabilul
JK
2
JK
3
JK
4
JK
Modurile de operare
ncrcare paralel
Deplasare aritmetic stnga
ncrcare paralel
Deplasare aritmetic dreapta
Meninere
Deplasare aritmetic stnga
Meninere
Deplasare aritmetic dreapta
66
Tabelul 3.4.
Nr.
Bistavar.
bilul
13
D
14
15
16
5
JK
6
JK
7
JK
8
JK
9
JK
10
JK
11
JK
12
JK
ncrcare paralel
Deplasare ciclic stnga
ncrcare paralel
Deplasare ciclic stnga
Meninere
Deplasare ciclic stnga
Meninere
Deplasare ciclic dreapta
ncrcare paralel
Deplasare aritmetic stnga
ncrcare paralel
Deplasare aritmetic dreapta
Meninere
Deplasare aritmetic stnga
Meninere
Deplasare aritmetic dreapta
17
18
19
20
21
22
23
24
Desfurarea lucrrii
a) la standul de laborator:
1. Se verific corectitudinea funcionrii circuitelor integrate
ale standului de laborator.
4. Se asambleaz i se regleaz schema registrului (conform
variantei). Se verific pe un exemplu concret corectitudinea
funcionrii lui.
5. Pentru circuitul asamblat se determin costul i timpul de
reinere.
b) n LogicWorks:
1. Din biblioteca de elemente Simulation Gates.clf se
selecteaz elementele necesare.. Din biblioteca Simulation IO.clf
se selecteaz dispozitivele de intrare-ieire Binary Probe, Hex
Keyboard, Binary Switch i Clock.
67
68
s1
s0
DSS
s0
s1
DEV0
Q0
J
Q
C
KR Q
s1
s0
D0
s1
s0
s1
s0
s0
s1
S
J
Q
C
KR Q
s1
s0
D1
s1
s0
s1
s0
DEV1
Q1
DEV2
Q2
J S Q
C
KR Q
s0
s1
s1
s0
D2
s1
s0
s1
s0
s0
s1
DSD
s1
s0
D3
s1
s0
Not CLR
DEV3
J
Q
C
KR Q
CLK
69
Q3
3.5 Numrtoarele
Prezentare teoretic
O clas important de circuite logice secveniale o
reprezint numrtoarele (contoarele). Destinaia numrtorului
este nregistrarea numrului de impulsuri aplicate la intrarea lui i
divizarea frecvenei acestor impulsuri. Componenta de baz a
numrtoarelor sunt bistabilele. Un numrtor are M stri
distincte. Tranziia ntre strile succesive se produce n urma
impulsurilor aplicate la intrarea numrtorului. Dup aplicarea
unui numr de M impulsuri, numrtorul revine n starea iniial
(de exemplu n starea zero). Un astfel de circuit reprezint un
numrtor modulo M. Relaia dintre modulo M i numrul de
bistabile n, ce intr n componena numrtorului este urmtoarea:
n =[log2M]. Dac numrul n nu este ntreg, atunci el se rotunjete
pn la cel mai apropiat numr ntreg mai mare dect cel obinut.
Numrtoarele se clasific dup dou criterii: n
dependen de ordinea numrrii i n dependen de faptul cum
i schimb starea bistabilele, Dac numrtorul realizeaz o
succesiune de stri codificate n ordine cresctoare, atunci el se
numete numrtor direct, iar dac succesiunea strilor este n
ordine descresctoare, atunci el se numete numrtor invers.
Numrtorul care realizeaz att numrarea direct, ct i cea
invers se numete reversibil. Numrtoarele se divizeaz n
sincrone sau asincrone n dependen de faptul cum i schimb
starea bistabilele ce intr n componena lor. Dac bistabilele i
schimb starea concomitent, atunci numrtoarele se numesc
sincrone, iar dac starea lor se schimb succesiv numrtoarele se
numesc asincrone.
Pentru un numrtor modulo 8 vor fi necesare trei
bistabile, succesiunea de numrare n cele dou sensuri este
prezentat n tabelul 3.5. Analiza succesiunii cifrelor de rang 0
70
Nr. de
impulsuri
0
1
2
3
4
5
6
7
8
Numrare direct
rang
2
1
0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
0
0
0
Tabelul 3.5
Numrare invers
Rang
2
1
0
1
1
1
1
1
0
1
0
1
1
0
0
0
1
1
0
1
0
0
0
1
0
0
0
1
1
1
71
Q0
Q1
Q2
1
CLK
S
J
Q
C
KR Q
S
J
Q
C
KR Q
S
J
Q
C
K R Q
Not CLR
72
Q1
Q2
Q3
CLK
S
J
Q
C
KR Q
T1
S
J
Q
C
KR Q
T2
S
J
Q
C
KR Q
T3
S
J
Q
C
KR Q
Not CLR
73
CLK
S
J
Q
C
KR Q
S
J
Q
C
K R Q
Not CLR
UP/DOWN
74
Q0
CLK
S
J
Q
C
KR Q
Q2
Q1
S
J
Q
C
KR Q
S
J
Q
C
K R Q
Q3
S
J
Q
C
K R Q
Not CLR
75
(Q3Q2Q1Q0) t+1
J3
K3
J2
K2
J1
K1
J0
K0
0000
0001
0010
0011
0100
0001
0010
0011
0100
0101
0
0
0
0
0
*
*
*
*
*
0
0
0
1
*
*
*
*
*
0
0
1
*
*
0
*
*
0
1
*
1
*
1
*
1
*
1
*
1
*
0101
0110
0111
1000
1001
1010
1011
1100
1101
0110
0111
1000
1001
000 0
000 0
000 0
000 0
000 0
0
0
1
*
*
*
*
*
*
*
*
*
0
1
1
1
1
1
*
*
*
0
0
0
0
*
*
0
0
1
*
*
*
*
1
1
1
*
*
0
0
*
*
0
0
*
0
1
*
*
1
1
*
*
*
1
*
1
*
0
*
0
*
1
*
1
*
1
*
1
*
1
76
1110
1111
000 0
000 0
*
*
1
1
*
*
1
1
*
*
Qt
Qt+1
0
0
1
1
0
1
0
1
1
1
0
*
*
1
Tabelul 3.7
J
K
0
1
*
*
*
*
1
0
00
Q1Q0
00
01
11
10
01
11
10
Q3Q2
00
01
11
10
*
*
*
*
*
*
*
*
Q1Q0
00
01
11
10
*
*
*
*
*
*
*
*
1
1
1
1
1
1
1
K 3 Q2 Q1 Q0 Q2 Q1 Q0
J3=Q2Q1Q0
Q3
Q2
Q1Q0
00
01
11
00
01
11
*
*
*
*
*
*
10
77
Q3Q2
00
Q1Q0
00
01
11
*
*
*
01
11
10
1
1
1
*
*
*
10
10
01
*
*
1
11
*
*
1
1
10
*
*
1
1
01
*
1
1
*
11
*
1
1
*
10
*
1
1
*
K 2 Q3 Q1Q0
J 2 Q3Q1Q0
Q3Q2
Q1Q0
00
01
11
10
Q3Q2
00
01
11
10
1
*
*
1
*
*
*
*
*
*
Q1Q0
00
01
11
10
00
*
*
1
K1 Q3 Q0
J 1 Q3Q0
Q3Q2
Q3Q2
00
01
Q1Q0
00
1
1
01
*
*
11
*
*
10
1
1
J 0 Q3 Q2 Q0
11
*
*
10
1
*
*
Q1Q0
00
01
11
10
00
*
1
1
*
K0 1
Q2
Q1
Q0
J S Q
C
KR Q
CLK
Not CLR
78
S
J
Q
C
KR Q
S
J
Q
C
KR Q
S
J
Q
C
K R Q
Bistabilul
JK
JK
JK
JK
JK
JK
JK
JK
JK
Tipul numrtorului
Direct, modulo 9
Direct, modulo 11
Direct, modulo 12
Direct, modulo 13
Direct, modulo 14
Direct, modulo 15
Invers, modulo 10
Invers, modulo 11
Invers, modulo 12
79
Nr.
var.
13
14
15
16
17
18
19
20
21
Tabelul 3.8
Bistabilul
D
D
D
D
D
D
D
D
D
10.
11.
12.
Nr. var.
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12
13.
14.
JK
JK
JK
Invers, modulo 13
Invers, modulo 14
Invers, modulo 15
Tipul numrtorului
Direct, modulo 17
Direct, modulo 18
Direct, modulo 19
Direct, modulo 20
Direct, modulo 21
Direct, modulo 22
Direct, modulo 23
Direct, modulo 24
Direct, modulo 25
Direct, modulo 26
Direct, modulo 27
Direct, modulo 28
Direct, modulo 29
Direct, modulo 30
Nr. var.
15.
16.
17.
18.
19.
20.
21.
22.
23.
24.
25.
26.
27.
28.
22
23
24
D
D
D
Tabelul 3.9
Tipul numrtorului
Invers, modulo 17
Invers, modulo 18
Invers, modulo 19
Invers, modulo 20
Invers, modulo 21
Invers, modulo 22
Invers, modulo 23
Invers, modulo 24
Invers, modulo 25
Invers, modulo 26
Invers, modulo 27
Invers, modulo 28
Invers, modulo 29
Invers, modulo 30
Desfurarea lucrrii
a) la standul de laborator:
1. Se verific corectitudinea funcionrii circuitelor integrate
ale standului de laborator.
2. Se asambleaz i se regleaz schema numrtorului
sincron incomplet n baza bistabilelor JK sau D (p. 1 din tema
pentru acas).
3. Se asambleaz i se regleaz schema numrtorului
asincron incomplet n baza bistabilelor T (p. 2 din tema pentru
acas).
80
81
4.
Prezentai schema numrtorului sincron modulo 16
cu transport succesiv. Comparai sub aspectul problemelor de
implementare i al timpului de propagare maxim numrtoarele
sincrone cu transport succesiv i paralel.
5.
Demonstrai c numrtorul din figura 3.12 poate iei
dup cel mult dou tacturi dintr-o posibil stare ilegal.
82