UNIVERSITATEA TEHNICĂ A MOLDOVEI

ELECTRONICA DIGITALĂ

Indicaţii metodice privind efectuarea lucrărilor de

laborator
(Partea 2)

Chişinău
2014
0
 UNIVERSITATEA TEHNICĂ A MOLDOVEI

Facultatea Inginerie şi Management în Electronică şi

Telecomunicaţii
Catedra Sisteme şi Dispozitive Electronice

ELECTRONICA DIGITALĂ
Indicaţii metodice privind efectuarea lucrărilor de
laborator
(Partea 2)

Chişinău
Editura „Tehnica-UTM”
2014

1
 Lucrarea este destinată studenţilor Facultăţii Inginerie şi
Management în Electronică şi Telecomunicaţii care studiază
electronica digitală.
Electronica digitală este o disciplină ce aparţine unui
domeniu din electronică destul de amplu. Argumentele şi
demonstraţiile se bazează pe diverse compartimente din matematică
(algebra booleană), fizică (electricitate, magnetism,
microelectronică), componente radioelectronice, informatică, teoria
informaţiei, radiotehnică, semnale şi circuite. Studierea disciplinei
prevede dezvoltarea capacităţilor inginereşti creative în domeniul
proiectării dispozitivelor digitale. Însuşirea principiilor de
proiectare prevede dezvoltarea gîndirii logice şi iscusinţei de a
propune idei, care ar permite soluţionarea diverselor probleme de
proiectare.

Autori: conf. univ., dr. Ion CORNEA

lector univ., magistru Oleg DERGACI
lector sup. Sergiu TINCOVAN
Recenzent: conf.univ., dr. Nicolae SECRIERU
Responsabil de ediţie: lector univ., magistru Oleg DERGACI

Redactor: Eugenia GHEORGHIŞTEANU

Bun de tipar 12.05.14 Formatul 60 x 84 1/16

Hârtie ofset. Tipar RISO Tirajul 50 ex.
Coli de tipar 2,75 Comanda nr. 41

U.T.M., 2004, Chişinău, bd. Ştefan cel Mare, 168

Editura ,,Tehnica-UTM”
2068, Chişinău, str. Studenţilor, 9/9

2
 © U.T.M., 2014
Lucrarea de laborator nr. 6

CERCETAREA DEMULTIPLEXOARELOR

Scopul lucrării: studierea metodelor de sinteză a circuitelor

combinaţionale de comutare de tip demultiplexor (DMX); formarea
deprinderilor de elaborare şi asamblare a diverselor scheme pentru
comutarea semnalelor logice; cercetarea experimentală a proceselor
de comutare.

6.1 Definirea circuitului combinaţional de comutare

DMX

Demultiplexorul (DMX) funcţionează în baza aceluiaşi

principiu de comutare ca şi multiplexorul (MUX). DMX se
deosebeşte de MUX prin aceea, că se efectuează comutarea
comandată a unei singure intrări informaţionale la o ieşire din
mulţimea dată de ieşiri m. Modelul mecanic al demultiplexorului
poate fi prezentat astfel:

Fig. 6.1 Modelul mecanic al demultiplexorului

Funcţionarea DMX, la fel ca şi MUX, poate fi descrisă prin

intermediul tabelului de adevăr. Mai jos este prezentat tabelul de
3
adevăr pentru DMX cu 4 ieşiri (m=4). Numărul intrărilor de
comandă k se calculează cu ajutorul relaţiei cunoscute:
k  log 2 m  log 2 4  2 .

Tabelul 6.1 Tabelul de adevăr

al demultiplexorului cu 4 ieşiri
v1 v0 y0 y1 y2 y3
0 0 x 0 0 0
0 1 0 x 0 0
1 0 0 0 x 0
1 1 0 0 0 x

unde: v0 , v1 - intrări de comandă; x – intrarea informaţională,

care se comutează la ieşiri; y 0  y 3 - ieşiri.

6.2 Sinteza circuitului de comutare DMX

Din tabelul 6.1 pentru ieşiri putem scrie următoarele expresii

logice:
y0  v0 v1 x,
y1  v0 v1 x,
y 2  v0 v1 x,
y 3  v0 v1 x.

Conform acestor expresii elaborăm circuitul combinaţional de

comutare DMX (fig. 6.2).

4
 a) b)
Fig. 6.2 Demultiplexorul: a) schema de principiu b) notarea grafică

În mod analog poate fi efectuată şi sinteza schemei DMX

pentru orice număr de ieşiri. În practica de elaborare a schemelor
digitale, ca şi în cazul cu MUX, DMX cu numărul necesar de ieşiri
poate fi elaborat în baza mai multor DMX.
În baza MUX şi DMX poate fi elaborat un comutator
universal, în care se realizează comutarea fiecărei intrări din
mulţimea n de intrări la fiecare ieşire din mulţimea m de ieşiri.
Pentru a obţine un astfel de comutator, e necesar să se lege ieşirea
unui MUX cu intrarea unui DMX. Astfel, în MUX se selectează
orice intrare, iar în DMX se selectează orice ieşire la care se

5
conectează intrarea selectată. Modelul mecanic al acestui comutator
este prezentat în fig. 6.3.

Fig. 6.3 Modelul mecanic al comutatorului universal

6.3 Sarcini

1. Studiaţi paragrafele 6.1 şi 6.2.

2. Efectuaţi sinteza DMX cu 4 ieşiri şi DMX cu 8 ieşiri.
3. Asamblaţi schema DMX cu 4 şi DMX cu 8 ieşiri, cercetaţi
funcţionarea lor. Îndepliniţi tabelele de adevăr experimentale.
4. Elaboraţi schema DMX cu 8 ieşiri, utilizînd 3 scheme DMX cu
4 ieşiri, elaborate anterior. Asamblaţi schema şi cercetaţi
funcţionarea ei. Îndepliniţi tabelul de adevăr experimental.
5. Elaboraţi schema unui comutator universal cu 8 intrări şi 8
ieşiri, utilizând schemele MUX şi DMX, elaborate anterior.
Cercetaţi funcţionarea şi efectuaţi comutările în ordinea
prevăzută de varianta personală din tabelul 6A.1 (anexă la
lucrarea nr. 6).

6.4 Conţinutul dării de seamă

1. Procedura de sinteză pentru punctul 2.

2. Schemele elaborate în corespundere cu punctele 2, 4, 5.
3. Tabelele de adevăr experimentale.
6
4. Tabelul codurilor de comandă, pentru realizarea comutărilor
în corespundere cu varianta personală (p. 5).
5. Concluzii.

6.5 Întrebări de control

1. Ce prezintă dispozitivul tipic demultiplexor?

2. Care este destinaţia intrărilor de comandă?
3. Cum se calculează numărul intrărilor de comandă în
dependenţă de numărul de ieşiri?
4. Explicaţi funcţionarea demultiplexorului.
5. Elaboraţi schema unui demultiplexor cu 16 ieşiri în baza unui
demultiplexor cu 4 ieşiri.
6. Elaboraţi schema unui demultiplexor cu 20 de ieşiri în baza
unui demultiplexor cu 4 ieşiri.
7. Cum se alcătuiesc codurile de comandă pentru un comutator
universal?

7
 Anexă la lucrarea nr. 6
Tabelul 6A.1 Tabelul de variante
Nr. Consecutivitatea de comutare a intrărilor
variantei la ieşiri
1 1-2, 1-4, 2-7, 8-1, 3-5, 8-6, 4-2, 4-3
2 6-2, 7-4, 2-5, 2-1, 7-7, 8-5, 4-8, 2-7
3 3-1, 7-2, 4-6, 5-8, 8-7, 2-4, 2-3, 6-1
4 7-4, 6-8, 8-1, 5-1, 4-6, 7-2, 1-3, 2-4
5 1-8, 2-7, 3-6, 4-5, 5-8, 6-2, 3-2, 1-4
6 6-8, 3-4, 5-6, 1-7, 2-2, 4-8, 2-5, 3-7
7 8-1, 7-2, 6-3, 5-4, 3-5, 8-8, 2-4, 7-8
8 4-8, 6-5, 7-3, 2-8, 1-3, 2-6, 5-2, 8-1
9 1-6, 3-8, 5-1, 7-6, 3-3, 8-4, 2-5, 3-7
10 7-1, 6-2, 5-3, 4-7, 5-8, 1-4, 2-3, 6-1
11 5-6, 7-2, 3-4, 1-2, 7-8, 5-1, 2-4, 3-1
12 6-8, 7-7, 4-6, 2-7, 1-4, 4-4, 3-5, 2-8
13 1-2, 3-4, 5-6, 7-8, 1-8, 2-7, 3-6, 5-4
14 8-2, 6-4, 7-3, 4-1, 5-8, 4-2, 3-2, 1-6
15 6-5, 8-7, 2-7, 1-5, 8-1, 7-3, 4-6, 8-3
16 8-7, 5-4, 6-8, 1-3, 7-7, 2-5, 3-4, 3-6
17 2-6, 3-5, 7-2, 8-7, 2-2, 1-5, 3-7, 8-2
18 1-4, 2-3, 8-6, 7-4, 4-5, 2-8, 7-3, 2-1
19 5-6, 4-7, 3-8, 1-6, 3-2, 5-5, 4-6, 1-8
20 1-8, 6-5, 7-4, 6-3, 2-5, 3-8, 3-4, 2-7

8
 (Continuarea tabelului
6A.1)
21 7-6, 4-5, 6-6, 8-1, 7-2, 4-3, 6-8, 1-5
22 3-4, 2-5, 6-7, 5-8, 7-4, 3-3, 1-4, 8-7
23 7-2, 1-6, 8-5, 1-7, 3-4, 8-6, 4-8, 5-1
24 1-8, 2-4, 6-3, 5-4, 7-3, 4-4, 3-1, 8-4
25 2-8, 1-7, 3-6, 5-2, 3-2, 4-5, 1-5, 6-4
26 6-7, 8-4, 7-1, 3-5, 2-3, 8-5, 1-6, 7-8
27 1-2, 5-6, 4-3, 8-7, 5-8, 7-2, 1-4, 6-7
28 3-4, 7-8, 5-6, 2-1, 6-8, 1-2, 4-7, 8-2
29 5-3, 8-4, 2-3, 1-6, 8-6, 2-2, 3-4, 2-5
30 3-8, 5-4, 3-4, 5-5, 7-8, 1-6, 1-2, 7-2
31 2-4, 1-3, 8-3, 3-7, 1-7, 5-1, 6-7, 1-4

9
 Lucrarea de laborator nr. 7

CERCETAREA REGISTRELOR

Scopul lucrării: studierea principiilor şi metodelor de

elaborare a schemelor de registre; obţinerea deprinderilor în
asamblarea, ajustarea şi cercetarea experimentală a diverselor
scheme de registre.

7.1 Noţiuni principale despre registre

Registru (Rg) reprezintă un dispozitiv destinat păstrării

informaţiei binare, precum şi îndeplinirii asupra ei a unor operaţii.
Rg reprezintă un ansamblu de bistabile şi scheme auxiliare, care
asigură efectuarea următoarelor operaţii asupra codurilor binare de
informaţie:
 stabilirea în registru a stării 0 (ştergerea informaţiei);
 înregistrarea (înscrierea) şi păstrarea codurilor binare;
 transferul codului binar în formă directă sau inversă;
 deplasarea codului înscris în stîngă ori în dreapta cu un număr
dat de poziţii;
 transformarea codului succesiv (consecutiv) în cod paralel şi
invers.
În Rg în calitate de elemente de memorare şi păstrare a
informaţiei se utilizează bistabile de diverse tipuri: RS, D, JK şi
modificaţiile lor.

7.2 Registrul de păstrare pe baza bistabilelor RS sincrone

Registrul de păstrare este destinat pentru a înscrie şi a păstra

informaţia binară. Schema acestui Rg se deosebeşte prin faptul că
10
conţine bistabile fără legături reciproce (fig. 7.1). Bistabilele sunt
legate între ele numai cu linii unice de sincronizare şi stabilirea în
stare de 0 a registrului. În astfel de scheme fiecare bistabil asigură
înscrierea şi păstrarea unui bit de informaţie (unei poziţii a codului
binar).

Fig. 7.1 Registrul de păstrare în baza bistabilelor RS

Biţii cuvântului (codului binar) ce se înscriu se aplică

corespunzător pe intrările X0, X1, X2, ..., Xn (nu e neapărat
concomitent, însă strict până la momentul aplicării impulsului de
sincronizare, care este semnalul de permitere a înscrierii). Când se
aplică impulsul de sincronizare, toate bistabilele se stabilesc în
stările corespunzătoare valorilor X0, X1, X2, ..., Xn. De aceea acest
proces de înscriere şi însuşi registrul se numeşte de tip paralel,
fiindcă toate poziţiile se înscriu concomitent. Menţionăm, că pentru
înscrierea informaţiei e necesar în prealabil Rg să se stabilească în
starea 0 (pe intrarea comună R se aplică 1).
Transferul de informaţie din Rg de păstrare poate fi efectuat
de pe ieşirile directe Q şi atunci se transferă codul direct al
cuvântului înscris. Dacă transferul este efectuat de pe ieşirile
inverse Q, se transferă codul invers.

11
 Astfel, pentru transferul codului direct receptorul trebuie legat
cu ieşirile directe Q, iar pentru transferul codului invers – cu ieşirile
inverse Q. Pentru a dirija în mod automat procesul de conectare cu
ieşirile directe ori inverse se utilizează multiplexoare cu 2 intrări
informaţionale (fig. 7.2).

Fig. 7.2 MUX cu 2 intrări informaţionale în calitate de comutator

Toate MUX sunt legate cu o linie de comandă V unică. Dacă

pe linie se aplică 0, se transferă codul direct, iar dacă se aplică 1 –
se transferă codul invers.

7.3 Registrul de deplasare de 4 biţi în baza bistabilelor JK

În acest Rg, afară de operaţiile de înscriere şi păstrare a

informaţiei, poate fi efectuată deplasarea acesteia cu un număr
necesar de poziţii. Deplasarea codului este un proces de transfer
succesiv a informaţiei de la un bistabil la altul în dreapta ori în
stânga. Evident, în astfel de Rg toate bistabilele trebuie sa fie legate
între ele în serie (fig. 7.3).

12
 Fig. 7.3 Registrul de deplasare de 4 biţi, pe baza bistabilelor JK
În Rg din fig. 7.3 deplasarea poate fi efectuată în dreapta:
informaţia din bistabilul întâi se transmite în al doilea, din al doilea–
în al treilea etc. În procesul de deplasare, în primul bistabil se
înscrie informaţia aplicată pe X0.
Pentru deplasarea informaţiei cu o poziţie în dreapta, pe linia
de sincronizare se aplică un impuls. La acţionarea acestui impuls pe
ieşirea Q0 se stabileşte valoarea intrării X0, pe Q1 valoarea Q0, pe Q2
valoarea Q1 etc, pe Qn valoarea Qn-1, iar valoarea Qn se pierde. Dacă
mai aplicăm încă un impuls pe linia de deplasare (sincronizare),
informaţia se deplasează în acelaşi mod cu o poziţie în dreapta.
Astfel, informaţia poate fi deplasată cu n poziţii şi dacă pe intrarea
X0 este stabilit permanent 0, la deplasarea în Rg din partea stângă se
înmagazinează zerouri; dacă stabilim 1, se înmagazinează unităţi.

7.4 Registrul de deplasare de n biţi în baza bistabilelor D

Dacă în Rg de deplasare înscriem informaţia în cod paralel

(V=1), care se aplică pe intrările X0, X1, X2,..., Xn , şi efectuăm n
deplasări, apoi la ieşirea ultimului bistabil Qn concomitent cu fiecare
impuls de deplasare apar succesiv valorile Xn, Xn-1,…, X0 (fig. 7.4).
Astfel codul paralel se transformă în cod succesiv.

13
 Fig. 7.4 Registrul de deplasare de n biţi în baza bistabilelor D

Pentru transformarea codului succesiv în cod paralel (V=0),

pe intrarea Z se aplică codul succesiv, efectuând la fiecare tact o
deplasare. Astfel, efectuând n deplasări, înscriem în Rg codul
succesiv, iar de pe ieşirile Q0, Q2,…, Qn poate fi citit codul paralel.

7.5 Registrul de deplasare de n biţi ciclic

Registrele de deplasare examinate mai sus se numesc registre

deschise, fiindcă la fiecare deplasare informaţia ultimei poziţii se
pierde. Dacă efectuăm legătura între Qn şi D0, obţinem un registru
închis de deplasare (registru ciclic). Într-un asemenea Rg informaţia
din poziţia n se transferă în poziţia întâi şi nu se pierde.
În continuare vom realiza o schemă a unui registru, în care
poate fi realizat regimul de deplasare ciclică, unde informaţia
circulă prin bistabile atîta timp cît există semnalul de impuls (de
comandă). (fig. 7.5).

14
 Fig. 7.5 Registru de deplasare ciclic de 4 biţi

Schema dată (fig. 7.5) reprezintă un registru de înscriere a

informaţiei în mod consecutiv şi la fel poate fi organizată deplasarea
ciclică a informaţiei înscrise. Dacă în schemă se stabileşte V=1, X 0
se comutează la D0 şi prin deplasări informaţia se înscrie în cod
succesiv de pe intrarea X0. Cînd stabilim V=0 Qn se comutează la
intrarea D0 şi Rg devine ciclic (informaţia se deplasează pe cerc
închis).

7.6 Registrul de deplasare reversibil

Următoarea schemă va constitui un registru de deplasare

universal, care are proprietatea a deplasa informaţia direct (de la
primul bistabil la ultimul), cît şi invers (de la ultimul bistabil spre
primul).

Fig. 7.6 Registrul reversibil

15
 În schema de mai sus, dacă pe linia V (linia de comandă cu
direcţia de deplasare) se aplică 0, apoi multiplexoarele comutează
intrările A la ieşiri. În acest caz deplasarea se va efectua de la stînga
la dreapta (direct) şi pe intrarea X0 se poate aplica codul succesiv,
care se înscrie prin deplasări. Pentru a realiza deplasarea de la
dreapta la stînga (inversă) pe linia V se va aplica 1 (multiplexoarele
comutează intrările B la ieşiri). În acest regim de deplasare codul
succesiv, care se înscrie prin deplasare, se aplică pe intrarea Z0.
Menţionăm că în Rg de deplasare pot fi utilizate numai
bistabile sincrone în două tacturi, pentru asigurarea transferului de
informaţie. În primul tact (frontul anterior al impulsului de
sincronizare-deplasare) informaţia de pe intrările bistabilelor se
înscrie în primele nivele ale lor. În acest moment stările de ieşire ale
bistabilului nu se schimbă. În al doilea tact (frontul posterior al
impulsului) informaţia se transferă din primul nivel în al doilea (la
ieşiri). Dacă se vor folosi bistabile într-un tact, la aplicarea
impulsului de deplasare, stările de intrare se vor schimba, ceea ce nu
se admite în registrele de deplasare.
Pentru realizarea Rg de deplasare, deopotrivă cu bistabilele
sincrone D în două tacturi, pot fi aplicate bistabilele DV, RS, JK.

7.7 Rg de deplasare reversibil ciclic

În schema din fig. 7.6 pot fi utilizate bistabile de tip D cu

intrări suplimentare RS, care permit înscrierea informaţiei în cod
paralel în regim asincron (fără aplicarea impulsului pe intrarea C).
În astfel de scheme, dacă legăm ieşirea Q0 cu intrarea Z0 şi Q3 cu X0,
se obţine un Rg de deplasare ciclic. În această schemă informaţia
poate fi înscrisă de pe intrările RS în cod paralel, apoi deplasată
ciclic în stînga (V=0), ori în dreapta (V=1).

16
7.8 Sarcini

1. Studiaţi compartimentele de mai sus (7.1 - 7.7).

2. Asamblaţi schema registrului de păstrare pe baza bistabilelor
RS (fig. 7.1).
3. Cercetaţi funcţionarea schemei în regimurile de stabilire în 0 şi
înscrierea informaţiei în cod paralel.
4. Completaţi schema asamblată în p. 2 cu MUX (fig. 7.2)
conectate la ieşirile directe şi inverse ale bistabilelor. Cercetaţi
funcţionarea schemei în regimurile de transmitere a informaţiei
în cod direct şi invers.
5. Asamblaţi schema Rg de deplasare deschisă de 4 biţi (fig. 7.3).
Cercetaţi funcţionarea Rg la înscrierea prin deplasare a codului
succesiv aplicat pe intrarea X0. Cercetaţi deplasarea informaţiei,
stabilind pe X0 valoarea 0, apoi 1.
6. Asamblaţi schema Rg de deplasare de 4 biţi în baza bistabilelor
D (fig. 7.4). Cercetaţi funcţionarea Rg în regimul de înscriere a
informaţiei în cod paralel (stabilim pe linia V valoarea 1).
Stabiliţi în schemă regimul de deplasare (pe linia V aplicăm 0).
Organizaţi în schemă 4 deplasări şi observaţi transformarea
codului paralel în succesiv pe ieşirea Q4.
7. În baza schemei (fig. 7.4) asamblate în p.6 organizaţi un Rg de
deplasare ciclic (închis). Pentru aceasta în prealabil înscrieţi un
cod în paralel, apoi ieşirea Q3 se leagă cu intrarea Z şi pe V se
aplică 0. Aplicaţi pe intrarea C incontinuu impulsuri şi
observaţi deplasarea ciclică a informaţiei înscrise.
8. Asamblaţi schema Rg de deplasare reversibilă de 4 biţi (fig.
7.6). Stabiliţi pe linia V valoarea 0 şi observaţi deplasarea în
dreapta a informaţiei care se aplică pe intrarea X0. Stabiliţi pe
linia V valoarea 1 şi observaţi deplasarea în stînga a informaţiei
precedente şi cea, care se aplică pe intrarea Z0.
17
9. În baza schemei Rg reversibil (fig. 7.6) realizaţi schema Rg
reversibil ciclic. Pentru aceasta legaţi ieşirea Q3 cu intrarea X0
şi ieşirea Q0 cu intrarea Z0. Înscrieţi un cod binar în paralel şi
organizaţi deplasarea informaţiei înscrise în dreapta, apoi în
stînga. Observaţi cum se efectuează deplasarea ciclică şi
informaţia nu se pierde.
10. În schema din p. 9 conectaţi un afişor de cifre la ieşirele Q 0 -
Q3. Înscrieţi un astfel de cod binar în Rg şi legaţi intrarea V
(comanda cu reversul) cu o ieşire necesară din Q 0 - Q3 astfel,
încît la aplicarea continuă a impulsurilor pe intrarea C de
deplasare să obţineţi la ieşiri (indicaţiile afişorului) repetarea
ciclică a cifrelor indicate în varianta personală din tabelul 7A.1
(anexă la lucrarea nr. 7).

7.9 Conţinutul dării de seamă

1. Schemele detaliate ale registrelor în corespundere cu p. 2, 4, 5,

6, 7, 8, 9, 10 ale sarcinii.
2. Diagramele secvenţiale pentru p. 6 şi 7.
3. Schema Rg conform variantei personale.
4. Concluzii.

7.10 Întrebări de control

1. Daţi definiţia registrului.

2. Ce operaţii pot fi efectuate în registru?
3. Cum se efectuează înscrierea şi citirea informaţiei în Rg?
4. Definiţi registrul de deplasare.
5. Cum se efectuează în Rg de deplasare transformarea codului
succesiv în paralel şi invers?
6. Ce reprezintă Rg de deplasare deschis şi ciclic?
18
7. Ce reprezintă registrul reversibil?
8. Cum se organizează Rg reversibil ciclic?
9. De ce în Rg de deplasare nu se admite utilizarea bistabilelor cu
un tact?

19
 Anexă la lucrarea nr. 7
Tabelul 7A.1 Tabelul de variante
Nr.
Consecutivitatea cifrelor care se repetă
variantei
1 1818...
2 2121...
3 3939...
4 4242...
5 5A5A..
6 6363...
7 7B7B...
8 8484...
9 9C9C...
10 A5A5...
11 BDBD...
12 C6C6...
13 DEDE...
14 E7E7...

20
 Lucrarea de laborator nr. 8

CERCETAREA NUMĂRĂTOARELOR

Scopul lucrării: studierea principiilor şi metodelor de

elaborare a schemelor numărătoarelor şi obţinerea deprinderilor de
cercetare experimentală a acestora.

8.1 Noţiuni teoretice despre numărătoare

Numărătoarele reprezintă dispozitive ce îndeplinesc funcţia de

numărare a impulsurilor aplicate la intrare şi de păstrare a
numărului acumulat în formă de cod binar. În cadrul unităţilor de
calcul numărătoarele se folosesc pentru numărarea diferitor
semnale, tacturi, pentru formarea succesiunilor de numere etc.
Numărătorul se realizează în principiu pe baza bistabilelor T.
Bistabilul T de numărare se realizează uşor pe baza bistabilului JK
şi poate fi notat grafic ca şi în fig. 8.1.

Fig. 8.1 Bistabilul de numărare

Astfel de bistabile constituie un numărător cu o poziţie şi,

după cum se ştie din lucrarea 2, când pe intrarea T este aplicat 1 (se
permite funcţionarea), starea la ieşire se inversează la acţiunea
impulsului de sincronizare. Dacă T=0 (funcţionarea interziză),
bistabilul T nu-şi schimbă starea la acţiunea impulsului de
sincronizare (se îndeplineşte interzicerea procesului de numărare).
21
 8.2 Numărător cu report consecutiv

Cea mai simplă schemă a numărătorului este schema cu report

consecutiv (fig. 8.2). În fig. 8.3 este reprezentată diagrama de timp a
bistabilelor la aplicarea unei succesiuni de impulsuri. Conform
diagramei, poate fi întocmit tabelul de stare (tabelul de numere) al
numărătorului, în dependenţă de numărul de impulsuri aplicate pe
intrarea C de numărare (vezi tab. 8.1).

Fig. 8.2 Numărătorul cu report consecutiv

Fig. 8.3 Diagrama secvenţială a numărătorului

22
 Tabelul 8.1 Tabelul de stări a numărătorului
Numărul binar Numărul
Xnum
Q2 Q1 Q0 zecimal
Xnum.0 0 0 0 0
Xnum.1 0 0 1 1
Xnum.2 0 1 0 2
Xnum.3 0 1 1 3
Xnum.4 1 0 0 4
Xnum.5 1 0 1 5
Xnum.6 1 1 0 6
Xnum.7 1 1 1 7
Xnum.8 0 0 0 0

8.3 Numărător cu numărare inversată şi posibilitatea

înscrierii stării iniţiale

În schema examinată din fig. 8.2 se efectuează numărarea

directă. Însă, în cadrul multor unităţi electronice de calcul apare
necesitatea de a efectua numărarea inversă. În astfel de cazuri se
elaborează numărătoare inverse (de scădere). Dacă în schema din
fig. 8.2 legăm ieşirile inverse Q0 şi Q1 cu intrările C şi examinăm
procesul de comutare a bistabilelor la aplicarea impulsurilor Xnum,
atunci observăm că schema îndeplineşte numărarea inversă. La
examinarea procesului de comutare a bistabilelor trebuie să se ţină
cont că ei îşi schimbă starea numai la trecerea semnalului de pe C
de la 1 la 0.
În fig. 8.4 este arătată schema numărătorului invers, realizată
pe bistabile de tip JK (J se leagă cu K şi se obţine intrarea de
comandă T). Dacă în aşa schemă este înscris un număr oarecare,

23
atunci la fiecare aplicare a impulsului Xnum numărul se micşorează
cu o unitate (se îndeplineşte scăderea unităţii).

Fig. 8.4 Numărător cu numărare inversată şi posibilitatea înscrierii

stării iniţiale

8.4 Numărător reversibil

Acest tip de numărătoare pot efectua numărarea directă, cît şi

cea inversă. Pentru stabilirea în schemă a regimului necesar de
numărare, se utilizează circuite auxiliare de legătură între bistabile.
Evident, aceste circuite auxiliare reprezintă MUX cu 2 intrări, care
efectuează legătura dintre Q ori Q cu următoarea intrare C. MUX
sunt legate printr-o unică linie de comandă V. De exemplu, dacă pe
linia de comandă V se stabileşte 0, atunci MUX efectuează
legăturile dintre Q şi C; dacă se stabileşte 1, se efectuează legăturile
Q şi C.

24
 Fig. 8.5 Schema numărătorului reversibil

8.5 Numărătoare cu report paralel

În schema din fig. 8.2 comutarea bistabilelor are loc

consecutiv în timp. Dacă, de exemplu, primul şi al doilea bistabile
sunt în starea de 1, apoi la aplicarea impulsurilor Xnum, mai întâi se
comutează primul bistabil în 0, apoi al doilea şi numai după aceea
se comutează al treilea bistabil în 1. Acest factor micşorează
considerabil rapiditatea numărătorului.
Pentru majorarea rapidităţii unui astfel de numărător se
utilizează scheme cu report paralel, ceea ce înseamnă că bistabilele
se comutează concomitent. Un exemplu de astfel de schemă este
prezentată în fig. 8.6. În această schemă intrările T se folosesc ca
intrări de interzicere ori de permitere. De exemplu, dacă în schema
din fig. 8.6 Q0=1, Q1=1, Q2=1, Q3=0, apoi pe intrările T2 şi T3, cu
ajutorul elementelor ŞI, se formează semnale de permitere şi, la
aplicarea impulsului, toate bistabilele îşi pot schimba starea în
acelaşi moment. În exemplul dat primele trei bistabile se comutează
în 0, iar al patrulea– în 1. Acest mod de elaborare a schemei
numărătorului permite a majora rapiditatea.

25
 Fig. 8.6 Numărătorul cu report paralel

8.6 Elaborarea numărătorului cu coeficient de numărare

dat pe baza numărătorului cu report consecutiv

Din tab. 8.1 se observă că la atingerea numărului 7 toate

bistabilele sunt în starea 1. Cînd se aplică al optulea impuls
numărătorul se stabileşte în starea 0 (se goleşte) şi procesul de
numărare începe de la început. Acest număr de impulsuri, de la care
numărarea începe de la 0, se numeşte coeficient, ori modul de
numărare (Knum):
Knum=2n (8.1)
unde n este numărul de poziţii (bistabile) a numărătorului.

Din 8.1 reiese:

n=log2∙Knum (8.2)

Cu ajutorul formulei 8.2, pentru numărătorul proiectat poate fi

calculat numărul minim necesar de bistabile (poziţii), dacă este dat
Knum. Valoarea pentru n se defineşte după calcule ca cel mai apropiat
număr întreg spre majorare. Însă valoarea calculată pentru n asigură
strict numai o singură valoare pentru coeficientul de numărare:

26
Knum=2n, ceea ce nu satisface cazurile atunci când sunt necesare alte
valori.
Pentru elaborarea numărătorului cu Knum dat este necesar, cu
ajutorul elementelor logice, să se stabilească starea 0 în numărător,
când în el se atinge codul binar al cărui echivalent zecimal este egal
cu Knum dat. De exemplu, se cere să se elaboreze, după schema 8.2,
un numărător cu Knum =5.
Pentru aceasta, conform formulei 8.2, calculăm numărul
minim necesar de bistabile: n=3. Această valoare asigură Knum=7 în
conformitate cu 8.1, însă se cere Knum=5. Reiese că este necesar ca
în schemă, la obţinerea numărului 5, să fie stabilit 0. Codul binar al
numărului 5 este 101 şi starea numărătorului în acest caz va fi:
Q0=1, Q1=0, Q2=1. Pentru stabilirea în acest caz a stării 0, evident,
ieşirile directe ale bistabilelor Q0, Q2 şi ieşirea inversată Q1 trebuie
legate cu intrările unui element logic ŞI, iar ieşirea acestui element
legată cu intrările R ale bistabilelor 1,2 şi 3. În schema 8.7 pentru
acest caz se foloseşte golirea unică. Astfel, în schemă, la atingerea
numărului 5 cu ajutorul reacţiei prin elementul ŞI, se stabileşte 0 şi
numărarea începe din nou.
Observăm, că pentru Knum=5 în schemă nu trebuie să se
stabilească numărul 5. La al cincilea impuls aplicat în schemă e
necesar să se obţină 0. În cazul dat (fig. 8.7) numărul 5 se obţine pe
o durată foarte scurtă (durata de comutare a unui bistabil) şi acest
fapt constituie un neajuns. Această schemă poate fi utilizată atunci
cînd neajunsul menţionat nu influenţează la funcţionarea corectă a
dispozitivelor proiectate.

27
 Fig. 8.7 Schema numărătorului cu Knum=5

8.7 Elaborarea numărătorului cu coeficientul de

numărare dat în baza tabelului de tranziţie a stărilor

Examinăm metoda de proiectare a schemei numărătorului

pentru coeficientul de numărare dat Knum=5.
Alcătuim tabelul de tranziţie al procesului de numărare pentru
coeficientul dat Knum=5 (tab. 8.2). În acest tabel, pentru ieşirile Q0
Q1 Q2 , sunt stabilite codurile binare ale numerelor de la 1 pînă la 4.
Observăm, că la al cincilea impuls (Xnum.5), ieşirile se stabilesc în 0,
deci nu se obţine în numărător numărul 5 (lipseşte neajunsul din
schema precedentă, fig. 8.7). Pentru intrările de comandă T se
stabilesc valorile care asigură comutarea necesară a bistabilelor. De
exemplu, pentru a trece în tabel de la alineatul Xnum.2 la alineatul
Xnum.3 (de la numărul 2 la 3), e nesar să se stabilească T 0=1, care

28
permite schimbarea stării (din 0 în 1) în primul bistabil, însă
bistabilele Q1, Q2 nu trebuie să-şi schimbe stările şi de aceea
stabilim T1=0 şi T2=0.
Tabelul 8.2 Tabelul de stări al numărătorului
cu coeficientul de numărare Knum =5
Xnum Q0 Q1 Q2 T0 T1 T2
Xnum.0 0 0 0 1 0 0
Xnum.1 1 0 0 1 1 0
Xnum.2 0 1 0 1 0 0
Xnum.3 1 1 0 1 1 1
Xnum.4 0 0 1 0 0 1
Xnum.5 0 0 0

Din tabelul 8.2, întocmim următoarele funcţii în formă

normală disjunctivă desăvârşită FNDD pentru intrările de comandă
T0, T1, T2.

T0  Q0Q1Q2  Q0Q1Q2  Q0Q1Q2  Q0Q1Q2  Q2 ;

T1  Q0Q1Q2  Q0Q1Q2  Q0Q2 ;
T2  Q0Q1Q2  Q0Q1Q2 ;

Conform acestor formule elaborăm circuitul combinaţional al

numărătorului prezentat în fig. 8.8.

29
 Fig. 8.8 Schema numărătorului proiectată în baza tabelului
de tranziţie

8.8 Sarcini

1. Studiaţi partea teoretică a lucrării.

2. Răspundeţi la întrebările de control.
3. Asamblaţi pe stand schema numărătorului direct cu report
consecutiv.
4. Cercetaţi funcţionarea schemei.
5. Asamblaţi pe stand schema numărătorului invers şi
îndepliniţi p. 4.
6. Asamblaţi pe stand schema numărătorului reversibil şi
cercetaţi-o.

30
7. Elaboraţi schema numărătorului cu report paralel şi
studiaţi-o. Construiţi diagrama secvenţială a funcţionării
numărătorului.
8. Asamblaţi pe stand schema elaborată pentru Knum dat pe
baza numărătorului cu report consecutiv. Îndepliniţi p. 4.
9. Elaboraţi schema numărătorului cu Knum dat conform
variantei personale din tabelul 8A.1 (anexă la lucrarea nr. 8).

8.9 Conţinutul dării de seamă

1. Schema şi tabelul de stare al bistabilului T de numărare.

2. Schemele de numărătoare în corespundere cu p. 3, 5, 6, 7,
8, şi 9 din paragraful 8.8.
3. Diagrama secvenţială din p. 9 al paragrafului 8.8.
4. Concluzie.

8.10 Întrebări de control

1. Care este modul de funcţionare al bistabilului T de

numărare?
2. Explicaţi funcţionarea numărătorului cu report
consecutiv.
3. Care este esenţa reportului consecutiv în numărător şi
cum influenţează el asupra rapidităţii?
4. Care este esenţa raportului paralel?
5. Explicaţi funcţionarea numărătorului cu report paralel?
6. Cum se elaboreze schema numărătorului reversibil?
7. Cum funcţionează schema numărătorului invers?
8. Daţi definiţia pentru Knum.
9. Cum se defineşte numărul necesar de bistabile în
numărător?
31
10. Explicaţi funcţionarea numărătorului cu coeficientul de
numărare dat.

32
 Anexă la lucrarea nr. 8
Tabelul 8A.1 Tabelul de variante
Nr.
Coeficientul de numărare Knum
variantei
1 6
2 7
3 9
4 10
5 11
6 12
7 13
8 14
9 15
10 17
11 18
12 19
13 20
14 21
15 22
16 23
17 24
18 25
19 26
20 27
21 28
22 29
23 30
24 31
25 33

Lucrarea de laborator nr. 9

CERCETAREA SUMATOARELOR

33
 Scopul lucrării: studierea metodelor de sinteză a sumatorului
combinaţional; acumularea deprinderilor de elaborare a diverselor
scheme de sumare; asamblarea şi cercetarea experimentală a
schemelor, care efectuează sumarea numerelor binare.

9.1 Descrierea circuitului de sumare combinaţional

Sumatorul (SM) poate fi realizat ca circuit combinaţional,

care efectuează sumarea numerelor binare. Din procedura manuală
de sumare a numerelor binare se cunoaşte, că în procesul de sumare
pentru orice poziţie i (bitul i) se îndeplinesc aceleaşi operaţii: se
sumează bitul din primul număr cu bitul din al doilea număr şi cu
reportul (transportul) format în rezultatul sumării din poziţia
precedentă (i-1). În rezultatul sumării, pentru poziţia i se formează
suma (rezultatul sumării a doi biţi) şi reportul pentru următoarea
poziţie (i+1).
Astfel, poate fi examinat sumatorul de un bit şi efectuată
sinteza lui. În baza SM de un bit pot fi realizate sumatoare de n biţi,
care sumează numere de n biţi. Schemele concrete pentru
sumatoarele de n biţi, în baza SM de un bit, se elaborează, reieşind
din cerinţele pentru parametrii principali: rapiditatea şi cheltuielile
de aparataj.
Fie că sunt date două numere binare A şi B de n biţi, care se
sumează. Aceste numere se prezintă în forma:
A=anan-1an-2 .....ai .....a3a2a1
B=bnbn-1bn-2 .....bi .....b3b2b1
unde: ai ,bi  0,1 ; i=1, 2, 3, ...... n

Funcţionarea sumatorului de un bit, care sumează ai şi bi , se

descrie cu ajutorul tabelului de adevăr. În tabelul de adevăr sunt
34
calculate valorile pentru suma poziţiei i (Si) şi reportul (Ci). Aceste
valori se calculează, conform regulilor de sumare a numerelor
binare, pentru toate seturile de valori care le pot primi ai ,bi şi Ci-1
(reportul din poziţia precedentă).

Tabelul 9.1 Tabelul de adevăr pentru SM de un bit

ai bi Ci-1 Si Ci
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

9.2 Sinteza SM combinaţional de un bit

Menţionăm, că tabelul de adevăr (tabelul 9.1) prezintă

descrierea unui circuit combinaţional şi pentru Si şi Ci pot fi
scrise expresiile logice în forma FNDD:

S i  ai biCi1  ai bi Ci 1  ai bi Ci 1  a b C i i i 1 ,
C i  ai bi Ci 1  ai bi Ci 1  ai bi Ci 1  ai bi Ci 1 .

Analizând expresiile pentru Si şi Ci , observăm posibilitatea

de minimizare numai pentru Ci . Astfel, dacă minimizăm Ci , atunci
pentru expresiile Si şi Ci se elaborează schema combinaţională a
SM de un bit, conform procedurii de sinteză cunoscute.
Sinteza acestui SM este mai raţională (se va obţine o schemă
mai simplă, cu un număr redus de elemente), dacă transformăm
35
expresiile Si şi Ci în baza operaţiilor logice disjuncţia (  ) şi suma
modulo 2    . Efectuând aceste transformări, obţinem:
S i  ai  bi  Ci 1 ,
C i  ai bi   ai  bi  Ci 1 .
În baza acestor expresii se elaborează următoarea schemă
combinaţională a SM de un bit:
a) b)

Fig. 9.1 SM complet de un bit: a) schema de principiu;

b) notarea grafică:
Co - intrarea de report; Ci - ieşirea de report

În schema SM (fig. 9.1) sunt evidenţiate două ieşiri

 s s
intermediare S i şi C i . 
Acestea sunt ieşirile subschemei, cu numai 2 intrări (ai şi bi),
care poartă denumirea de semisumator, fiindcă lipseşte intrarea
pentru report (nu se efectuează sumarea completă). Din fig. 9.1
observăm, că schema conţine 2 subscheme de semisumator. Astfel,
un SM complet constă din 2 semisumatoare şi un element SAU.

9.3 Organizarea SM de n biţi în baza SM de un bit

36
 Sumatorul consecutiv. Cel mai simplu SM de n biţi poate fi
organizat în baza unui singur SM de un bit (fig. 9.2).

Fig. 9.2 Sumatorul consecutiv de n biţi

În acest SM sumarea se efectuează consecutiv pe tacturi. În

primul tact se sumează biţii inferiori, în al doilea tact biţii din
poziţia a doua ş.a.m.d.. Reportul C, format în tactul (momentul)
curent, se reţine cu ajutorul elementului de întârziere  , pentru
sumare în următorul tact. Evident, rapiditatea de funcţionare a
acestui SM va fi cea mai joasă.
Organizarea procesului de sumare în SM consecutiv prevede
aplicarea succesivă pe intrări a biţilor ce constituie numerele A şi
B, care se sumează. Rezultatul sumării S se va înscrie pe tacturi
într-un registru de deplasare. Acest SM poate să conţină la intrări 2
registre de deplasare, cu posibilitatea de înscriere paralelă a
numerelor A şi B. În acest caz, pentru organizarea procesului de
sumare, la registrele de intrare Ra , Rb şi registrul sumei Rs de la
aceeaşi sursă se aplică impulsuri de deplasare (tactare). În calitate
de element de întârziere  se poate utiliza un bistabil sincron de tip
D în două tacturi.
Sumatorul paralel. În acest sumator, pentru sumarea
numerelor de n biţi, se utilizează n sumatoare de un bit. Deci,
37
pentru fiecare bit se utilizează un SM elementar de un bit. În
dependenţă de modalitatea de formare a reporturilor, SM paralel
poate fi cu report consecutiv, ori anticipat.
În SM paralel cu report consecutiv ieşirea de report C0 a SM
elementar precedent se leagă cu intrarea de report Ci a următorului
SM elementar. Astfel, reporturile se transmit consecutiv de la
poziţie la poziţie şi rezultatul corect în ultima poziţie (poziţia
superioară) se va obţine cu o întîrziere de n ori mai mare decât în
prima poziţie.
Pentru majorarea rapidităţii, în SM paralel se pot forma
reporturile anticipat, pentru toate poziţiile concomitent. Pentru
formarea reporturilor în fiecare poziţie se conţine cîte o schemă
combinaţională, care formează reportul pentru această poziţie în
baza valorilor a şi b aplicate la toate intrările din poziţiile
anterioare. Dimensiunile acestor scheme combinaţionale se
majorează substanţial, odată cu creşterea numărului de poziţii.
Astfel, reportul anticipat majorează rapiditatea, dar cresc
dimensiunile schmei şi se majorează cheltuielile de aparataj.

9.4 Sarcini

1. Studiaţi paragrafele 9.1 - 9.3.

2. Efectuaţi sinteza SM complet de un bit.
3. Asamblaţi schema şi cercetaţi funcţionarea ei.
Completaţi tabelul de adevăr experimental.
4. Elaboraţi schema sumatorului consecutiv şi cercetaţi
funcţionarea lui pentru numere de 4 biţi. Pentru păstrarea
numerelor care se aplică la intrări şi înscrierea rezultatului de
sumare, utilizaţi registre de deplasare. Aceste registre trebuie să
permită înscrierea paralelă a numerelor.

38
5. Elaboraţi schema sumatorului paralel cu report
consecutiv de 4 biţi. Asamblaţi schema şi cercetaţi funcţionarea
acesteia.
6. Elaboraţi schema SM complet de un bit pentru 3
numere. Efectuaţi punctul 3.

9.5 Conţinutul dării de seamă

1. Procedura de sinteză pentru punctul 2.

2. Schemele elaborate în corespundere cu punctele 4, 5 şi 6.
3. Tabelele de adevăr experimentale.
4. Concluzii.

9.6 Întrebări de control

1. Explicaţi destinaţia sumatorului.

2. Descrieţi funcţionarea SM de un bit cu ajutorul tabelului de
adevăr.
3. Cum se obţin expresiile logice pentru Si şi Ci din tabelul de
adevăr?
4. Efectuaţi minimizarea funcţiei logice pentru Ci.
5. Transformaţi expresiile Si şi Ci în baza operaţiilor suma
modulo 2    .
6. Explicaţi organizarea şi funcţionarea SM de n biţi consecutiv?
7. Explicaţi organizarea şi funcţionarea SM de n biţi paralel?
8. Cum se obţin schemele combinaţionale pentru reportul
anticipat?
10. Care este avantajul şi dezavantajul SM consecutiv de n biţi?
11. Care este avantajul şi dezavantajul SM paralel cu report
consecutiv?

39
12. Care este avantajul şi dezavantajul SM paralel cu report
anticipat?

Lucrarea de laborator nr. 10

CERCETAREA COMPARATOARELOR DIGITALE

40
 Scopul lucrării: studierea principiilor de comparare a
numerelor binare şi metodele de elaborare a schemelor
corespunzătoare; căpătarea deprinderelor de asamblare şi cercetare
experimentală a diverselor scheme de comparare.

10.1 Comparatorul elementar

Procesul de comparare a numerelor binare prevede calcularea

valorilor relaţiilor dintre două numere A şi B : A= B, A>B, A<B.
Aceste relaţii pot fi calculate cu ajutorul sumatoarelor în baza
operaţiei: S=A-B. Valorile şi semnul rezultatului S identifică cele 3
relaţii: S=0 (A=B), +S (A>B), -S (A<B).
Atunci cînd dispozitivele, care se elaborează, nu conţin unităţi
aritmetico-logice (nu sunt necesare operaţii de sumare), dar
funcţionarea prevede operaţii de comparare, este mai raţional să se
întroducă scheme speciale de comparare (se reduc cheltuielile de
aparataj).
Schemele de comparare pentru numere de n biţi se elaborează
destul de simplu în baza comparatorului de un bit (comparator
elementar). Comparatorul elementar de un bit (compară ai şi bi) se
descrie cu ajutorul tabelului de adevăr şi, în baza acestui tabel, se
obţin expresiile logice pentru sinteza circuitului de comparare.

Tabelul 10.1 Tabelul comparatorului elementar de un bit

ai bi ai > bi ai=bi ai <bi
> =
( ai ) ( ai ) ( ai < )
41
 0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0

Din acest tabel se scriu expresiile pentru ieşirile schemei

comparatorului de un bit (ai, ai=, ai) în forma FNDD:

ai = ai bi ,
ai= = ai bi  ai bi ,
ai =ai bi .
Pentru sinteză este mai raţional să transformăm expresia
ieşirii ai= în baza operaţiei logice suma modulo 2 (  ):

ai= = ai bi  ai bi = ai  bi .

Conform expresiilor de mai sus se obţine schema

combinaţională a comparatorului elementar de un bit.

42
 Fig. 10.1 Schema de principiu a comparatorului elementar

Din figura 10.1 este evidentă funcţionarea comparatorului

elementar:
ai = 1, dacă ai  bi ,
ai= = 1, dacă ai = bi ,
ai = 1, dacă ai  bi .

10.2 Comparatorul digital de n biţi

Comparatorul de n biţi efectuează compararea numerelor

binare A şi B. Pentru analiza procedurii de comparare a numerelor,
utilizăm prezentarea cunoscută pentru numere:
A = an an-1 an-2 ............ a3 a2 a1 ,
B = bn bn-1 bn-2.............b3 b2 b1 .
Procedura de calculare a relaţiei de egalitate (A= =1, cînd A
=B, şi A= =0 , pentru celelalte două cazuri) este destul de simplă.
Variabila A= trebuie să obţină valoarea 1, dacă concomitent: an=bn ,
an-1=bn-1 ,................ ..........a2=b2 , a1 =b1 , ori : an= =1, an-1=
43
=1,......................, a2= =1, a1= =1 Astfel, expresia pentru A= va fi
următoarea:
A= = an=  an-1=  an-2= .................................... a3= a2=  a1= .
Procedura de calculare a valorii A , pentru relaţia A>B,
începe cu compararea biţilor superiori (cei mai semnificativi) an
şi bn . Dacă an > bn, atunci variabilei A i se atribuie valoarea 1 (A=
1 ), fiindcă în acest caz numai decât A>B. Dacă an < bn , atunci A=
0, fiindcă neapărat are loc relaţia A<B.
Atunci cînd an=bn se trece la compararea următorilor biţi, mai
inferiori an-1 şi bn-1 . Pentru aceşti biţi se repetă procedura de
comparare în mod analogic. Astfel, procedura de comparare poate
să se repete pentru toţi biţii numerelor A şi B.
În baza procedurii expuse mai sus, putem scrie expresia logică
pentru calcularea valorii A:
A = an  an-1  an=  an-2  an=  an-1=  an-3  an=  an-1=  an-2=
...
... a2  an=  an-1=  an-2= ....  a4=  a3=  a1  an=  an-1=  an-2=
...  a3=  a2= .
Observăm, că pentru calcularea valorii A, ca să determinăm
dacă A<B , nu este nevoie de o procedură ca şi în cazul determinării
relaţiei A>B. În acest caz, dacă s-au calculat valorile pentru A= şi
A , atunci valoarea pentru A se poate calcula în baza următoarei
expresii:
A =A=   A = A  A
Conform expresiilor pentru A= , A , A se poate efectua
sinteza comparatorului digital pentru două numere A şi B cu orice
număr de biţi. După cum s-a menţionat anterior, este raţional ca
schema dată să se elaboreze în baza comparatorului elementar. Însă,
44
din expresiile pentru A= şi A se observă, că este necesar un
comparator elementar incomplet, numai cu 2 ieşiri, ai şi ai= .
Din fig. 10.1 a comparatorului complet excludem elementele
pentru ieşirea ai şi obţinem comparatorul elementar numai cu 2
ieşiri necesare:

Fig. 10.2 Comparatorul elementar de un bit cu 2 ieşiri

Fig. 10.3 Schema– bloc a comparatorului elementar de un bit cu 2

ieşiri

În fig. 10.4 este prezentat un exemplu de comparator cu 3 biţi.

Schema este elaborată conform expresiilor pentru A= , A , A , în
baza comparatorului elementar cu 2 ieşiri pentru ai şi ai=:

45
 Fig. 10.4 Comparator digital de 3 biţi

10.3 Sarcini

1. Studiaţi paragrafele 10.1 şi 10.2.

2. Efectuaţi sinteza comparatorului elementar de un bit
complet şi incomplet (cu 2 ieşiri).
3. Asamblaţi schemele şi cercetaţi funcţionarea acestora.
Îndepliniţi tabelul de adevăr experimental.
4. Elaboraţi schema comparatorului de 4 biţi în baza
expresiilor pentru: A= , A , A . Completaţi p.3.
5. În baza comparatorului de 4 biţi (elaborat în p. 4)
elaboraţi schema comparatorului de 8 biţi. Efectuaţi p.3.

10.4 Conţinutul dării de seamă

1. Procedura de sinteză pentru punctul 2.

2. Schemele elaborate în corespundere cu punctele 2, 4, 5.

46
3. Tabelele de adevăr experimentale.
4. Concluzii.

10.5 Întrebări de control

1. Descrieţi comparatorul elementar (de un bit) cu ajutorul
tabelului de adevăr.
2. Cum se obţin expresiile logice pentru ieşirile
comparatorului elementar?
3. Transformaţi expresia pentru ieşirea egalitate a
comparatorului elementar în baza operaţiei logice suma
modulo 2 (  ).
4. Cum se obţin expresiile logice pentru ieşirile
comparatorului de n biti?
5. Explicaţi pentru ce este necar un comparator elementar
numai cu 2 ieşiri.
6. Elaboraţi schema unui comparator de 4 biţi în baza
comparatorului elementar cu 2 ieşiri.
7. Elaboraţi un comparator de 6 biţi în baza unui
comparator de 3 biţi.

47
 BIBLIOGRAFIE

1. Gheorghe Ştefan. Circuite şi sisteme digitale. – Bucureşti:

Tehnica, 2000. – 564 p.
2. Dănilă Th., Boicu V. Dispozitive şi circuite electronice. –
Bucureşti: Editura didactică şi pedagogică, 1998. – 235 p.
3. Gheorghe Ştefan, Virgil Bistriceanu. Circuite integrate digitale.
– Cluj–Napoca: Editura Albatros, 2000. – 412 p.
4. Ionel S., Munteanu R. Întroducere practică în electronică. –
Timişoara: Editura Facla, 1988. – 258p.
5. Gherghe Toacşe, Dan Nicula. Electronica digitală. – Bucureşti,
Editura Teora: 1996. – 620 p.
6. Andrei Pricop, Laurenţiu Boboc. Analiza şi sinteza circuitelor
logice. – Chişinău: Tehnica INFO, 2001. – 208 p.
7. Каган Б.М. Электронные вычислительные машины. –
Москва: Энергоатомиздат, 1985. – 552 с.
8. Поспелов Д.А. Логические методы анализа и синтеза схем.
– Москва: Энергия, 1974. – 368 с.
9. Схемотехника ЭВМ. Под ред. Соловьева Г.Н. – Москва:
Высшая школа, 1985. – 391 с.
10. Савельев А.Я. Прикладная теория цифровых автоматов. –
Москва: Высшая школа, 1987. – 272 с.
11. Майоров С. А., Новиков Г. И. Принципы организации
цифровых машин. – Ленинград: Машиностроение, 1974. –
432 с.

48
 CUPRINS

1. Lucrarea de laborator nr. 6. CERCETAREA

DEMULTIPLEXOARELOR…......................................... 3
2. Lucrarea de laborator nr. 7. CERCETAREA
REGISTRELOR................................................................. 10
3. Lucrarea de laborator nr. 8. CERCETAREA
NUMĂRĂTOARELOR..................................................... 21
4. Lucrarea de laborator nr. 9. CERCETAREA
SUMATOARELOR........................................................... 33
5. Lucrarea de laborator nr. 10. CERCETAREA
COMPARATOARELOR DIGITALE............................... 40
BIBLIOGRAFIE.......................................................................... 47

49