Sunteți pe pagina 1din 122

Arhitectura microprocesoarelor C.

Burileanu
::AMP 1::
- 1 -
Arhitectura microprocesoarelor C.Burileanu
I.Structura unui microcalculator.Definitii
:::1.1 Componentele multifunctionale ala unui microcalculator:::
Microcalculatorul, structurat ca o main VON NEUMANN, este un
sistem pro!rama"il #e prelucrarea informa$iei care are #ou componente
insepara"ile i #efinitorii: hardware i software.
schema "loc functionala.
A. Componenta hardware% "locurile func$ionale sunt:
1. &'I(A()A C)'(*A+, D) P*)+&C*A*) -&CP.% #ou func$ii esen$iale:
/ prelucrarea #atelor%
/ controlul acti0it$ii 1ntre!ului microcalculator.
2 Unitate central de prelucrarea informaiei, a03n# func$iile
enun$ate mai sus, care coor#onea4 un sistem structurat
func$ional ca 1n fi!ur i care, fi4ic, se pre4int su"
forma unui sin!ur cip se numete MICROPROCESOR
(P!.
- 5 -
Arhitectura microprocesoarelor C.Burileanu
5. M)M2*IA este o sec0en$ #e loca$ii pentru stocarea informa$iei. 6iecare loca$ie
este #efinit prin #ou entit$i informa$ionale:
/ Coninutul, repre4entat #e o 1niruire #e cifre "inare 7 sau 1 -8"i$i8.%
- numere
- co#uri etc.
'umrul #e cifre "inare con$inute 1ntr-o loca$ie #epin#e #e mo#ul
in care microprocesorul or!ani4ea4 informa$ia 1n memorie%
mrimea unei loca$ii 0a fi #enumit formatul memoriei,
e9primat 1n numr #e "i$i -#e re!ul :, 1;, <5 sau ;= "i$i..
" Adresa, repre4ent3n# numrul #e or#ine al loca$iei, care permite
i#entificarea sa 1n ca#rul sec0en$ei #e loca$ii -e9ist o corespon#en$
"iuni0oc 1ntre fiecare loca$ie #e memorie i a#resa sa..
'o$iuni aferente:
- #$arta %e%oriei#: totalitatea loca$iilor #e memorie pe care le poate
a#resa un microprocesor.
- #Pa&i'i# i>sau #se&%e'te#: su"#i0i4iuni lo!ice ale hr$ii memoriei, ale
cror #imensiuni, fi9e sau #inamice, sunt specifice mo#ului 1n care un
microprocesor anume or!ani4ea4 memoria.
Structura fi4ic a memoriei unui microcalculator este format #in unul sau
mai multe cipuri, cu capacit$i #i0erse% capacitatea total #e stocare a informa$iei pe
care o reali4ea4 fi4ic cipurile #e memorie 1ntr-un microcalculator este #efinit ca
8memorie intern8. Aceasta nu acoper, 1n mo# necesar, harta memoriei aferent
microprocesorului respecti0e.
Semnifica$ia con$inutului memoriei microcalculatorului ? #ou 4one:
Memoria #e #ate con$ine operan4i i>sau re4ultate% fi4ic, aceast por$iune
#e memorie este #e tip *AM -cu scriere>citire..
Memoria #e pro!ram care con$ine instruc$iuni% #e re!ul, -#ar nu
o"li!atoriu. aceast 4on este o memorie #e tip *2M -memorie #in care se poate
#oar citi..
Instruc$iunea:
informa$ia co#ificat -"inar. prin care se impune microprocesorului
#esfurarea unei ac$iuni specifice.
- < -
Arhitectura microprocesoarelor C.Burileanu
O(ser)a*ii:
/ 6iecare instruc$iune este asociat 1n mo# "iuni0oc cu un ir #e cifre "inare%
#eoarece acestea 8co#ific8 instruc$iunile, 0or fi #enumite +od,ri.
/ 2 instruc$iune repre4int cea mai simpl ac$iune, cu re4ultat "ine preci4at,
#in acti0itatea unui microcalculator a crui unitate central de prelucrare a
informa$iei este un microprocesor anume.
/ &n microprocesor concret poate 8recunoate8 i e9ecuta numai co#urile
corespun4toare instruc$iunilor pentru care a fost construit% totalitatea instruc$iunilor
pe care un microprocesor le poate recunoate i e9ecuta alctuiete setul #e
instruc$iuni al microprocesorului respecti0.
/ @niruirea instruc$iunilor 1n memoria #e pro!ram nu este haotic ci su"
form #e -ro&ra%e, no$iune #efinit ca fiin# o sec0en$ #e co#uri #e instruc$iuni
or!ani4ate 1n mo# lo!ic i coerent #up un anumit al!oritm, astfel 1nc3t 1ntre!ul
microcalculator s e9ecute o sarcin presta"ilit. 'o$iunea #e #sar+i'.# (tas/! nu
tre"uie confun#at cu cea #e pro!ram: sarcina unui microcalculator corespun#e unei
alocri #inamice a resurselor har#Aare i softAare% e9ist sarcini pentru a cror
1n#eplinire sunt necesare mai multe pro!rame.
Co'+0,1ii:
Semnifica$ia con$inutului loca$iilor #e memorie este conferit #e pro!ramator
1n concor#an$ cu func$iile specifice reali4ate #e microprocesor:
numere binare atunci c3n# ne referim la #ate -operan4i>re4ultate.%
coduri c3n# ne referim la instruc$iuni.
@n schema "loc func$ional propus, memoria nu are nici un control
asupra semnifica$iei informa$iei pe care o con$ine.
<. DISP2BI(IC)+) D) I'(*A*)>I)DI*) -I>2.: circuitele prin care se reali4ea4
le!tura 1ntre microcalculator i lumea e9terioar. 2 unitate elementar #e
con0ersa$ie cu e9teriorul poart numele #e #-ort de i'trare2ieire#.
@ntre porturi i loca$iile #in Memorie e9ist nite similitu#ini:
- = -
Arhitectura microprocesoarelor C.Burileanu
Porturile sunt 1n esen$ tot loca$ii #e memorare a informa$iei, a#resa"ile%
informa$ia care se folosete u4ual aici este alctuit #in operan4i>re4ultate -#ate..
)9ist o #hart. a -ort,ri0or# care poate sau nu s fac parte #in harta
memoriei.
Sin!ura #eose"ire esen$ial fa$ #e loca$iile #e memorie este legtura fizic
pe care porturile o asigur cu exteriorul% pentru microprocesor, #e multe ori,
aceast le!tur fi4ic este transparent i nesemnificati0.

#Ma&istra0.#: un set #e cone9iuni fi4ice 1ntre "locuri prin care
informa$ia care circul are o semnifica$ie presta"ilit. Sistemele la care ne referim
au o ma!istral unic, ce le caracteri4ea4% #in punct #e 0e#ere func$ional, e9ist
trei componente ale acestei ma!istrale:
1. Magistrala de date, "i#irec$ional, permite circula$ia #atelor
-operan4i>re4ultate., a instruc$iunilor i chiar a a#reselor. E
2. Magistrala de adrese, uni#irec$ional, permite microprocesorului s
locali4e4e informa$ia 1n Memorie sau 1n Dispo4iti0ele #e intrare>ieire% #eci pe
aceast ma!istral circul numai a#rese.
3. Magistrala de control permite circula$ia, "i#irec$ional, a semnalelor #e
coman# i control #e la>la microprocesor, 1n calitatea sa #e &nitate central.
Ma!istrale
uni#irectionale
"i#irectionale
EMa!istrala #e #ate este o caracteristica fun#amentala C2' ')&MA''-
permite sa treaca si numere-#ate. si instructiuni.
B. Componenta softAare: o serie #e pro!rame or!ani4ate 1n
mo#uri specifice.
Dou cate!orii #e softAare:
- F -
Arhitectura microprocesoarelor C.Burileanu
3. Siste%,0 de o-erare: totalitatea pro!ramelor care permit utili4atorului accesul
complet la resursele sistemului -e9emple: MS-D2S, &'IG etc... Poate fi: re4i#ent
-permanent 1n memoria intern. sau 1ncrca"il #intr-o memorie e9tern -opera$ie
#enumit 8"ootstrap8..
4. Software5,0 ,ti0i1ator,0,i, alctuit #in totalitatea pro!ramelor folosite pentru
1n#eplinirea unor sarcini specifice.
Cara+teristi+i0e arhite+t,rii Vo' Ne,%a'':
1
5 Microprocesorul constituie &nitatea central #e prelucrare a unui sistem
a03n# schema "loc func$ional #in fi!ur. )l concentrea4:
< func$ia #e prelucrare
= functie #e coman#.
F
; (oate celelalte componente ale sistemului nu au putere #e #eci4ie.
Memoria nu controlea4 i nici nu e necesar s controle4e semnifica$ia
informa$iei pe care o #e$ine i mo#ul 1n care este or!ani4at lo!ic.
H
: +e!tura #intre "locuri este asi!urat #e o ma!istral unic cu trei
componente func$ionale% pe ma!istrala #e #ate circul toate tipurile #e
informa$ii.
I
17 6unc$ionarea sistemului se face pe "a4a unor pro!rame alctuite #in
sec0en$e #e instruc$iuni. Acestea sunt citite #in memorie #e ctre
microprocesor, recunoscute i apoi e9ecutate.
Arhitectur:
totalitatea atri"utelor sistemului -1n ca4ul #e fa$, microprocesorul. care
sunt #isponi"ile -80i4i"ile8. utili4atorului -ca, #e pil#: re!istrele, mo#urile #e
a#resare, tipurile #e transferuri #e #ate, mo#ul #e or!ani4are lo!ic a memoriei,
tehnicile #e intrare>ieire, setul #e instruc$iuni etc.
- ; -
Arhitectura microprocesoarelor C.Burileanu
...:::1.5 Definitii, microprocesoare CISC si *ISC:::
Microprocesor, microcalculator, minicalculator.
Asemnarea: caracteristicile !lo"ale ale atri"utelor #e arhitectur.
Deose"irile 1ntre ultimele #ou: resurse -memorie intern i e9tern, echipamente
periferice. i performan$e -0ite4 #e
prelucrare, cost, numr #e componente,
!a"arit..
1 Defini$ia microprocesorului ca &nitate central #e prelucrare% am presupus
implicit c sistemul #in care face parte este un micro-mini.calculator, #eci un sistem
de calcul. Putem e9tin#e 1ns no$iunea i asupra siste%e0or de +o%a'd. i +o'tro0
- #e tip #+o'tro0er#., ceea ce mrete aria #e cuprin#ere a no$iunii #e
microprocesor.
1 'o$iunea #e "logic programat". Sistemele cu lo!ic pro!ramat nu
1nseamn, 1n mo# automat, sisteme cu microprocesor. Microprocesorul poate
constitui una #intre mo#alit$ile #e proiectare a sistemelor cu lo!ic pro!ramat. 'u
se 0a face confu4ia 8sistem cu lo!ic pro!ramat cu microprocesor8 J 8sistem
micropro!ramat8.
C0asifi+.ri a0e 'o*i,'ii de %i+ro-ro+esor:

a! 6,-. 0.*i%ea %a&istra0ei de date: microprocesoare pe :, 1;, <5 sau pe ;= #e
"i$i.
(! 6,-. ti-,0 de sar+i'i efi+ie't rea0i1a(i0e:
microprocesoare de uz general (U!"# nespecializate$
microprocesoare specializate# ca de pild%
- H -
Arhitectura microprocesoarelor C.Burileanu
- procesoare #e intrare>ieire, pentru con0ersa$ii comple9e 1ntre
microcalculator i lumea e9terioar% e9emplu: Intel :7:I%
- coprocesoare aritmetice, speciali4ate pentru func$ii aritmetice #e
utilitate !eneral -e9ponen$iale, tri!onometrice etc.% e9emplu: Intel
:7<:H%
- procesoare #i!itale #e semnal, speciali4ate pentru al!oritmii specifici
prelucrrii semnalelor -66(, pro#use #e corela$ie, filtre #i!itale,
calcul matriceal etc..% e9emplu: (e9as Instruments (MS <57.
+! 6,-. -ri'+i-ii0e de (a1. a0e arhite+t,rii +are &,)er'ea1. f,'+*io'area:
procesoare cu set comple9 #e instruc$iuni -CISC. numite
microprocesoare 8stan#ar#8 sau simplu 8microprocesoare8%
procesoare cu set re#us #e instruc$iuni -*ISC..
- : -
Arhitectura microprocesoarelor C.Burileanu
:::1.3 Reprezentarea informatiei in sistemele digitale:::
- (it -prescurtat ". pentru o cifr "inar 7 sau 1%
- 'i((0e -prescurtat n. pentru o 1niruire #e = "i$i%
- (7te sau o+tet -prescurtat B. pentru o 1niruire #e : "i$i%
- +,)8't sau word -prescurtat A. pentru o 1niruire #e 5 octe$i%
- +,)8't d,(0, sau do,(0e word -prescurtat #A. pentru o 1niruire #e = octe$i%
- -refi9e0e:
/ K pentru 5
17
L 17
<
%
/ M pentru 5
57
L 17
;
%
/ M pentru 5
<7
L 17
I
%
/ ( pentru 5
=7
L 17
15
.
1.<.1 *epre4entar ea interna
a! Re-re1e'tarea -ro&ra%e0or
6iecare instruc$iune este repre4entat 1n memorie #e un cod binar. :or%at,0
i'str,+*i,'i0or, a#ic totalitatea cifrelor "inare necesare pentru co#ificare, are, #e
re!ul, #rept cuant #e informa$ie, octetul. Pentru fiecare instruc$iune e9ist un
numr presta"ilit #e octe$i cu care e co#ificat -#e pil#, pentru Intel :7:;, este 1ntre
1 i ; octe$i..
(! Re-re1e'tarea ',%ere0or

1" &eprezentarea 'ntregilor fr semn 'n "binar natural": este repre4entarea
u4ual, 8natural8 a numerelor "inare.
- I -
Arhitectura microprocesoarelor C.Burileanu
2" &eprezentarea 'ntregilor cu semn 'n "binar natural"%
Semnul numrului este repre4entat #e ms" cu urmtoarea con0en$ie:
%s( ; < semnific numr -o1iti)%
%s( ; 3 semnific numr 'e&ati).
Pentru un numr fr semn cu : "i$i, plaNa numerelor
repre4enta"ile acoper 5F; #e po4i$ii, 1ntre 7 i 5FF, 1n 4ecimal.
Pentru un numr cu semn, plaNa numerelor repre4enta"ile
acoper tot 5F; #e po4i$ii, #ar 1n inter0alul -15: O P15H,
presupun3n# 7 numr po4iti0.
Conven$ii de reprezentare:
&egulile de reprezentare 'n aceste trei con(enii%
'umerele po4iti0e se repre4int i#entic.
@n 8mrime i semn8, numerele ne!ati0e #ifer #e cele po4iti0e numai
prin "itul #e semn.
@n 8complement fa$ #e 18, mrimea numrului ne!ati0 se o"$ine #in
repre4entarea prece#ent prin complementare "it cu "it% con0en$ia pentru "itul #e
semn se pstrea4.
@n 8complement fa$ #e 58, mrimea numrului ne!ati0 se o"$ine #in
repre4entarea prece#ent prin a#unarea unei cifre "inare 1 la ls".
6anioane
- 17 -
Arhitectura microprocesoarelor C.Burileanu
un "it #e informatie in interiorul microprocesorului care isi in#ica
e0enimente speciale aparute in functionarea microprocesoarelor
#=ra's-ort,0# care apare 1ntre ran!ul unui numr "inar i cel ime#iat superior
1n opera$iile aritmetice -la sc#ere, 1l 0om numi 81mprumut8.: C -#e la 8carrQ8..
#6e-.irea#: O -#e la 8o0erfloA8.. Dup cum numrul are semn sau nu, se
poate scrie c:
Extinderea numerelor cu semn reprezentate n complement
fa$ de 2, de la 8 la 16 bi$i.
&egulile de "extindere a numerelor cu semn# 'n complement fa de 2":
Bitul #e semn rm3ne pe po4i$ia cea mai semnificati0.
Partea care repre4int mrimea numrului 0a ocupa po4i$iile cele mai
pu$in semnifica-ti0e ale numrului e9tins.
*estul po4i$iilor #in numrul e9tins se completea4 cu cifre "inare
i#entice cu cea care repre4int semnul -7 pentru numere po4iti0e i 1 pentru numere
ne!ati0e..
3" &eprezentarea 'ntregilor 'n "zecimal codificat binar" ()*+"% se repre4int
fiecare cifr 4ecimal separat, 1n "inar natural, cu un ni""le.
Microprocesoarele folosesc #ou tipuri #e repre4entri BCB:
*epre4entarea #>C? @%-a+hetat# 1n care fiecare octet #in memorie cuprin#e
c3te #ou cifre 4ecimale, una pe ni""le-ul mai pu$in semnificati0 i cealalt pe
ni""le-ul superior. PlaNa #e numere 4ecimale acoperit #e o repre4entare cu : "i$i se
micorea4 #e la 5F; la 177 #e numere: 7 O II.
- 11 -
Arhitectura microprocesoarelor C.Burileanu
*epre4entarea #>C? 'e@%-a+hetat# 1n care fiecare octet cuprin#e o sin!ur
cifr 4ecimal pe ni""le-ul mai pu$in semnificati0. *estul cifrelor "inare se
completea4 cu 7.
," &eprezentarea numerelor cu zecimale "cu (irgul fix"% se folosete
principiul #e a aloca un numr fi9, presta"ilit, #e cifre "inare pentru a repre4enta
partea 1ntrea! i respecti0 partea 4ecimal a unui numr.
Se poate folosi fie repre4entarea 1n "inar natural fie 1n BCB. Pentru partea
1ntrea! se folosete re!ula #e repre4entare a numerelor 1ntre!i cu semn, iar pentru
partea 4ecimal re!ula #e repre4entare a 1ntre!ilor fr semn. -Apar: 8trunchierea8
sau 8rotunNirea8 numrului..
Modul de reprezentare folose-te urmtoarele con(enii%
Se re4er0 un ir #e "i$i cu care se e9prim numrul total #e cifre ale numrului
care urmea4 s fie repre4entat.
Se re4er0, apoi, un ir #e "i$i 1n care se 1nscrie numrul #e 4ecimale cu care se
0a repre4enta numrul.
&rmea4 repre4entarea propriu-4is a numrului 1niruin# repre4entrile pentru
partea 1ntrea! i cea 4ecimal fr o alt #elimitare e9plicit 1ntre ele.
." &eprezentarea numerelor cu zecimale "cu (irgul mobil"% repre4entare
normali4at.
Dou entit$i informa$ionale: #%a'tisa# M i #e9-o'e't,0# EAP:
- 15 -
Arhitectura microprocesoarelor C.Burileanu
c. *epre4entarea #atelor alfanumerice

Com 1n$ele!e prin #date a0fa',%eri+e8 sau #+ara+tere# oricare #intre
semnele care pot fi tiprite #e la tastatura unui calculator.
8Seturi #e caractere8: !rupuri minime #e sim"oluri consi#erate suficiente
pentru a asi!ura o e#itare c3t mai complet a unui te9t.
Pentru fiecare caracter se 0a folosi o repre4entare "inar, un co#, cu care
caracterul -#intr-un set presta"ilit. este 1n rela$ie "iuni0oc.
Stan#ar#ul #ASCII# - #e la 8American Stan#ar# Co#e for Information
Interchan!e8. cu care se co#ific urmtorul set #e caractere:
- 5; #e litere mari ale alfa"etului latin%
- 5; #e litere minuscule corespun4toare%
- 17 sim"oluri numerice: 7 O I%
- 57 #e sim"oluri speciale a#i$ionale: P, -, -, ., R, S, T, U, E , V , W etc.
1.<.5 *epre4entarea e9terna
*epre4entarea e9tern se refer la mo#ul 1n care informa$ia prelucrat #e un
microcalculator apare utili4atorului -pro!ramatorului..
a. Pentru co#urile instruc$iunilor se 0or folosi a"re0ierile su!esti0e pe
care, #e re!ul, fa"ricantul le impune i pe care lim"aNul #e asam"lare le folosete
ca atare: 8mnemonice8.
". Pentru numere se utili4ea4 mai multe tipuri #e repre4entri:
- 1< -
Arhitectura microprocesoarelor C.Burileanu
*epre4entarea "inar, ima!ine fi#el a con$inutului loca$iilor #e stocare a
informa$iilor.
*epre4entarea octal, care transform numerele "inare 1n "a4a #e numera$ie :.
*epre4entarea he9a4ecimal : un sim"ol repre4ent3n# o cifr 1n "a4a #e
numera$ie 1; 1nlocuiete = cifre "inare. Caracterele folosite sunt cifrele 4ecimale
7 O I i literele A O 6. Com folosi con0en$ia #e a utili4a litera $ ca sufi9 pentru
numerele repre4entate 1n he9a4ecimal -#e pil# 11IIX..
c. Pentru caractere se 0or folosi chiar sim"olurile cu care ele sunt in#i0i#uali4ate.
Pro!ramele utilitare folosite pentru e9aminarea con$inutului loca$iilor #e stocare a
informa$iilor fac con0ersia ASCII B si%(o0 +ara+ter #ac pro!ramatorul
sta"ilete c semnifica$ia informa$iei 0i4ate impune aceast con0ersie.
- 1= -
Arhitectura microprocesoarelor C.Burileanu
:::1.= )lemente #e structura #i!itala. Memorii.:::
A
3
..A
'
intrari a#resare
folosesc pentru a#resarea fi4ica in acest camp
O
3
..O
%
iesiri #e #ate
intr-o locatie am m "iti
CS chip select
mai multe cipuri% mai intai selecte4 chipul si apoi ce am ne0oie #in el

I
3
..I
%
intrari #e #ate
A
3
..A
'
ma!istrala #e a#resare
- 1F -
A
1
A
5
A
n
2
5
2
1
2
m
CS 2) pro!
*2M
A
1
A
5
A
n
2
5
2
1
2
m
CS 2) pro!
I
1
I
5
I
m
*AM
Arhitectura microprocesoarelor C.Burileanu
O
3
..O
%

Si ma!istrala #e #ate
I
3
..I
%
CS - chip select ma!istrala #e a#resare
*>Y rea#>Arite -ma!istrala #e control.
ii spune memoriei acuma scriem acuma citim.
Circuite com"inationale
A. P2*(I
SI , SA& , 'ICI, '&MAI , SA&Z)GC+&SIC
B. M&+(IP+)G2*&+
I
3
..I
%
intrari #e #ate
A
3
..A
'
intrari a#resare
O [ iesirea
Multiple9or cu n\<
M,0ti-0e9ea1a -e o %a&istra0a
-atr, %a&istra0e.
- 1; -
A
1
A
5
A
n
2
1
-2
]
CS 2) pro!
I
1
I
5
I
m
A
1
A
5
2
1
-2
]
I
11
-I
1K
I
51
-I
5K
I
<1
-I
<K
I
=1
-I
=K
Arhitectura microprocesoarelor C.Burileanu
O
3
;f
3
(I
3
CI
4
C..CI
N
!
O
4
;f
4
(I
3
CI
4
C..CI
N
!
..
O
'
;f
'
(I
3
CI
4
C..CI
N
!
<D;O
/
Cf
/
D;3
functiile f
3
Cf
4
C.f
'
sunt in#epen#ente
C. D)M&+(IP+)G2*&+
I
=
I
<
I
5
I
1
2
1
2
5
2
1;
7 7 7 7 7 7 7
7 7 7 1 7 1 7

1 7 7 1 7 7 1
-recunoaste co#ul--- 0ine o intrare o anumita iesire ri#ica mana
BCB- H se!mente -#isplaQ electronic.
- 1H -
I
1
I
5
I
n
2
5
2
1
2
n
a
"
c
#
e
f
!
Arhitectura microprocesoarelor C.Burileanu
D. &'I(A()A A*(IM)(IC2-+2MICA -&A+ sau A+&.
pe n "iti in parallel
intrari #e control care selectea4a
functia pe care o
folosim
-1,5 operan4i.
Circuite sec0entiale
circuite lo!ice ale caror iesiri #epin# si #e intrari #ar si #e starea
anterioara a circuitului.
circuite sec0entiale sincrone trecerea #e la o stare la alta se face cu aNutorul unor
i%-,0s,ri de ta+t.
-frec0enta cea mai mare #in circuit.
- 1: -
A
1
A
n
'
B
1
B
n
2
1
2
n
C
n
C
1
Arhitectura microprocesoarelor C.Burileanu
a. "ista"ili
-tip ^D_
intrare #ate
iesire
intrare tact iesire ne!ata
D
n
`
nP1
7 7
1 1
ce se intampla la trecerea #e la o stare la alta
#aca intra 1 stochea4a
-cat timp nu se schim"a stochea4a
fanioane pe "it -folosim "ista"ili.
". re!istre
-+o'+ate'are (a0at,rare! de (ista(i0i si'+ro'i1ati +, a++e0asi i%-,0s de
ta+t.
- 1I -
`
`
D
(
D
1
D
5
D
n
`
1
`
5
`
n
D
1
D
5
D
n
`
1
`
5
`
n
P,- 1
Arhitectura microprocesoarelor C.Burileanu
-stochea4a n "iti pentru n "ista"ili
locatie #e memorie
re!istru #e #eplasare
-#eplasarea la #reapta :5
-#eplasarea la stan!a E5
re!istru numarator
-re!istru care #aca are un numar incarcat atunci can# primeste un impuls #e
tact incrementea4a cu 1 sau #ecrementea4a -circuitul numara inainte sau inapoi.
-numaratoarea este presta"ilita.
2"ser0atii:
re!istrul #eplasare -E5,:5.
re!istrul numerator -incremente4,#ecremente4.
nu are rost ca la intrare #eco#er sa 0ina altce0a #ecat co#
nu are rost sa pun la &A+ un co#
nu are rost sa pun intr-un re!istru #e #eplasare sau intr-un re!istru
numarator un co# .
- 57 -
Arhitectura microprocesoarelor C.Burileanu
:::1.F Con0entii pentru notatii:::
#escriere formala a semanticii aP
3. 'eter%i'a0i
entitati informationale nepreci4ate
folosesc in#ice ca sa pot face #iferenta intre ele - r
i
,r
N
.
cifra #upa arata #imensiunea -r:.
r ,' re&istr, oare+are
rE ,' re&istr, de E (i*i
r3F ,' re&istr, de 3F (i*i
r
i
C r
G
re&istre i'di)id,a0i1ateC diferite
%e% o 0o+a*ie de %e%orie oare+are (sa, %ai %,0te 0o+a*ii s,++esi)e!
%e%E o 0o+a*ie de %e%orie de ,' o+tet
%e%3F o 0o+a*ie de %e%orie de 3F (i*i -pot fi #ou loca$ii succesi0e #ac
formatul este octetul.
%e%H4 o 0o+a*ie de %e%orie de H4 de (i*i -pot fi patru loca$ii succesi0e
#ac formatul este octetul.
%e%
i
o 0o+a*ie de %e%orie i'di)id,a0i1at. -1n scopul #e a o #eose"i #e alte
loca$ii #e memorie.
adr o adres. oare+are
adrE o adres. -e E (i*i
adr3F o adres. -e 3F (i*i
adr4I o adres. -e 4I de (i*i
adr
i
o adres. i'di)id,a0i1at. -1n scopul #e a o #eose"i #e alte a#rese.
- . continut.
- 51 -
Arhitectura microprocesoarelor C.Burileanu
-- .. a#resare in#irecta
Jre!istru
Jcontinut
continutul unei locatii #e memorie a carei a#resa se afla intr-un
re!istru.
(r! +o'*i',t,0 ,',i re&istr, oare+are
(r
i
C r
G
! +o'*i',t,0 a do,. re&istre +o'+ate'ate
(r!
0
+o'*i',t,0 G,%.t.*ii i'ferioare -mai pu$in semnificati0. a ,',i
re&istr,
(r!
h
+o'*i',t,0 G,%.t.*ii s,-erioare -mai semnificati0. a ,',i
re&istr,
((r!! +o'*i',t,0 ,'ei 0o+a*ii de %e%orie a +.rei adres. se af0. @'tr5,'
re&istr, (adresare i'dire+t.!
(%e%! +o'*i',t,0 ,'ei 0o+a*ii de %e%orie oare+are
adr
0
G,%.tatea i'ferioar. a ,'ei adrese -loA.
adr
h
G,%.tatea s,-erioar. a ,'ei adrese -hi!h.
data ,' o-era'd oare+are
dataE ,' o-era'd de E (i*i
data3F ,' o-era'd de 3F (i*i
dis-E ,' de-0asa%e't -e E (i*i
dis-3F ,' de-0asa%e't -e 3F (i*i
-ort ,' -ort de i'trare2ieire oare+are
4. ter%i'a0i
entitati informationale preci4ate
litere mari
R3C R4C AC AAC ?PC AFC 6'C A' ',%e de re&istre
(R3! +o'*i',t,0 re&istr,0,i R3
(R3C R4! +o'*i',t,0 -ere+hii de re&istre R3 i
R4
((R3!! +o'*i',t,0 0o+a*iei de %e%orie a +.rei
adres. se af0. @' re&istr,0 R3
- 55 -
Arhitectura microprocesoarelor C.Burileanu
MEMC MEM
3
',%e de 0o+a*ii de %e%orie
A6RC A6R
'
',%e de adrese
H. o-eratori
I. a0te si%(o0,ri
- 5< -
Arhitectura microprocesoarelor C.Burileanu
II.Structura unui nucleu #e aP #e
u4 !eneral, CISC
nucleu elementele aP fun#amentale 0ala"ile pentru oricare aP CISC #e u4
!eneral
principii C2' ')&MA''
1. microprocesorul este unitatea centrala #e prelucrare -5 functii.
5. a0em ma!istrala #e #ate -pe care circula informatii.
<. intrea!a functie a sistemului se "a4ea4a pe e9istenta unui pro!ram memorat
alcatuit #intr-o sec0enta #e instructiuni
in#iferent #e instructiuni aP parcur!e trei etape fun#amentale:
1.in#entifica si a#resea4a in memorie co#ul unei instructiuni
5.#eco#ifica acest co# -recunoaste semantica acestei instructiuni.
<.e9ecuta instructiunea.
- 5= -
Arhitectura microprocesoarelor C.Burileanu
:::4.3 Pas,0 I de deta0iere: re&istr, de date si de adrese:::..
3J *D -re!istru #e #ate
-nu e atri"ut #e arhitectura
-"i#irectional
-#imensiune #ata #e ma!istrala #e #atea aP
-oricare informatie pe care aP o trimite spre restul microcalculatorului este inscrisa
in *D.
-oricare informatie pe care o a#ucem in informatie pe care o a#ucem in aP o
inscriem in *D
-*D asi!ura sincroni4area acti0itatii pe ma!istrala #e #ate a microcalculatorului
5E *A -re!istrul #e a#rese
-foloseste pentru a#resarea memoriei si a porturilor
-in el se scrie a#resa fi4ica a unei locatii #e memorie si sau a unui port
-uni#irectional
-nu e atri"ut #e arhitectura
- 5F -
1E
5E
Arhitectura microprocesoarelor C.Burileanu
-#imensiune #ata #e #imensiunea a#resei fi4ice care la ran#ul ei e #ata #e
#imensiunea hartii memoriei
:::4.4 Pas,0 II de deta0iere: re&ister &e'era0e:::
r&istre &e'era0e
-stocare temporara a informatiilor in interiorul a P
-stochea4a mai ales operan4i si>sau re4ultate
-sunt attri"ute #e arhitectura
-fac parte #in structura interna a microprocesorului, cea mai rapi#a entitate #e
stocare a informatiei
-#imensiunea si nr #e locatii sunt criterii #e performanta -#imensiunea #ata
#e #imensunea operan4ilor #e o"icei
-*ISC fata #e CISC mai multe locatii interne.
1E ma!istrala interna #e #ate a microprocesorului
-este continuarea ma!istralei e9terne in interiorul aP
-#imensiunea -criteriu #e performanta. [ nu este neaparat e!ala cu
#imensiunea ma!istralei e9terne
4J circuit care permite accesul la re!istru.
- 5; -
1E
5E
Arhitectura microprocesoarelor C.Burileanu
#oua #eplasari tipice:
fanion #e transport
- 5H -
Arhitectura microprocesoarelor C.Burileanu
::4.H Pas,0 III de deta0iere: ,'itatea arit%eti+a de -ro+esare::..
3J -re!istru #e#icate
-functii presta"ilite
-stochea4a un operan# pentru process si #upa operatie re4ultatul
-atri"ut arhitectura
-#imensiunea este e!ala cu #imensiunea re!istrelor !enerale
4J e9ista anumite portiuni care nu fac parte #in ma!istrala interna #e #ate.
HJ circuit com"inational cu un set #e functii aritmetico-lo!ice
-#imensiunea este e!ala cu #imensiunea operan4ilor #e lucru
functii tipice
P, -, E, :
SI, SA&, SA&, G2*, complement fata #e 1, complement fata #e 5
IJ -set #e "ista"ili
- 5: -
1E
5E
FE
<E
=E
;E
Arhitectura microprocesoarelor C.Burileanu
-C;+arr7 transport si este un fanion
fanioane\stochea4a informatiile e0enimentelor #eose"ite
sunt stocate intr-un re!istru 0irtual-lo!ic.
-atri"ut architectural
KJ -inmulteste sau imparte cu "a4a #e numeratie un operan#
-stochea4a un opearan# si #upa #eplasare re4ultatul
-nu e atri"ut arhitectural
FJ unitatea #e control al a#resarii memoriei
- 5I -
Arhitectura microprocesoarelor C.Burileanu
:::4.I Pas,0 IV de deta0iere: ,'itatea de +o'tro0 a0 adresarii
%e%oriei:::..
3J re!istre numarator
4J un &A+ -este un sumator. suplimentar
HJ multiple9or-M&G.-multiple9ea4a mai multe ma!istrale pe una sin!ura
UCAM5uniatate #e control al a#resarii memoriei
-f,'+tie -ri'+i-a0a-#e a furni4a acalculatorului a#resa fi4ica in memorie si>sau
port - fa"rica a#resa fi4ica.
-are informatii #e pe ma!istrala interna
-intrarea lui este spre *A
&CAM furni4ea4a:
a.a#resa instructiunii urmatoare
- <7 -
1E
E
<E
5E
Arhitectura microprocesoarelor C.Burileanu
".a#resa unor #ate
a. a1 furni4ea4a a#resa intr-o sec0anta #e instructiuni

a5 furni4ea4a a#resa in ca4ul uni salt -a#resa mai complicate.
". "1 #ate elementare -oriun#e in memoria #e #ate sau porturi.
"5 #ate structura or!ani4ata temporar (sti)a!
"< #ate or!ani4ate spatial (ta(0o,;ta(e0!
aceasta schema presupune un mo# #e acces in memorie numit or&a'i1are 0i'iara
care presupune ca atat aP cat si utili4atorul folosesc #irect a#resele fi4ice ale
informatiei accesata liniar a#resa #upa a#resa
informatia este accesata liniar #e la locatia cu numarul #e or#ine 7 pana la cea cu
or#inal 5
n
-1 -un#e n\nr #e linii ale ma!istralei #e a#rese.
a3 reali4at #e PC - re!istru care apelea4a a#resa fi4ica a instructiunii curente
- numarator, el este incrementat furni4an# succesi0 a#resele
intr-o sec0enta #e instructiuni #in memoria unui
pro!ram
- cea mai simpla mo#alitate #e a a accsesa informatii
#intr-o sec0enta #e instructiuni
a4 realia4at #e PC
-inscrierea in numaratorul #e pro!ram -PC. al a#resei #e salt utili4ata intr-o
intr-o anumita maniera pe ma!istrala interna #e #ate
Enumaratorul #e pro!ram -PC.
-re!istru #e#icate
-nu e atri"ut #e arhitectura
-#imensiunea lui in sistem cu or!ani4are liniara a memoriei este #ata #e
#imensiunea hartii memoriei
(3 furni4ea4a a#resa unui operan#>re4ultat prin ma!istrala interna #e #ate
- nu mai afecte4 numaratorul #e pro!ram-cum e la a-uri.
- <1 -
Arhitectura microprocesoarelor C.Burileanu
(4 sti)a - structura temporala #e #ate
- posi"ilitatea &CAM #e a aloca in memorie o sti0a
- +I62-last in first out.
- numerator special [ in#icator #e sti0a SP, cel care este automat
actuali4at cu a#resa 0arfului sti0ei curente
- orice scriere in sti0a se face cu #ecrementarea automata a lui SP
- orice citire in sti0a se face cu incrementarea automata a SP
^ sti0a creste in Nos ^ [sti0a creste spre a#rese inferioare
O(ser)atii:
3L or!ani4area #e tip sti0a se numeste sti0a 0irtuala -sti0a softAare.
sti0a har#Aare set #e re!istre or!ani4are su" forma #e sti0a in interiorul aP
4L sti0a aP este utili4ata implicit in cate0a actiuni importante ale aP
-transfer #e #ate
HL SP-atri"ut arhiectural
IL SP- are #imensiunea #ictate #e #imensiunea a#resei fi4ice #aca folosim
or!ani4area liniara a memoriei
(H ta(0o, - structura spatiala #e #ate
- incarca re!istrul IG a a#resei fi4ice a "a4ei ta"loului se face un
ta"lou 0irtual
- orice acces in ta"lou se face in0ocan# o a#resa relati0a
\#eplasament
- <5 -
a#resa 7
a#resa n
Push\actiune #e
scriere
Pop\actiune #e
citire
nu tre"uie sa cunosc
a#resa trimiterea
facan#u-se la sti0a
Arhitectura microprocesoarelor C.Burileanu
- &CAM calculea4a a#resa a"soluta a unui element #e ta"lou
O(ser)atii:
3L ca si la sti0a nu tre"uie sa cunoastem a#resa a"soluta a unui element #e ta"lou
4L spre #eose"ire #e sti0a re!istrul in#e9 -IG. nu se actuali4ea4a
HL IG-atri"ut arhiectural
IL #imensiunea re!istrelor IG #epin#e #e #imensiunea a#resei fi4ice a#ica
#imensiunea hartii memoriei, atunci can# folosim or!ani4area liniara a memoriei
KL numarul #e re!istre in#e4 constituie un criteriu #e performanta - cate ta"louri
potentiale tre"uie sa am in memorie .
FL #eplasamentul imi #a #imesiunea 0irtuala a ta"loului -: "iti\ 5F; locatii #e
memorie.
2r!ani4are liniara a memoriei
a3 si a4
(45sti)a
(H5ta(0o,
- << -
Arhitectura microprocesoarelor C.Burileanu
)9ercitiu:
6ie un aP CISc cu schemele functionale #in 5.15.=:
- aP are or!ani4area memoriei liniara
- a#resa fi4ica pe 1; "iti
- formatul memoriei un octet
- ma!istrala #e #ate are : "iti
- numaratorul pro!ram are 1; "iti -\a#resa fi4ica.
- un in#icator #e sti0a are 1; "iti -\a#resa fi4ica.
- set #e re!istre *1,*5,*<,*= au : "iti fiecare concatenate #oua cate #oua
-are un aumulator A pe : "iti -operan#ul si re4ultatul se afla in acumulator.
-A. --*1.b-*5.. P -- *<. b-*=..
a#resare in#irecta
-continutul locatiei #e memorie a acrei a#resa se afla in -*1.b-*5. se a#una
cu continutul a#resei - *<. b-*=. iar re4ultatul ramane in acumulator
ciclu stari
1. 1.1 -*A. c -PC.
*)AD -este a#resata in memorie co#ul instructiunii curente
1.5 -PC. c -PC. P 1 -numaratorul este incrementat
1.< -*D. c --*A.. -co#ul instructiunii curente a#use in aP
1.= -*I. c -*D. -co# mutat re!istru special
1.F #eco#ificare -co# recunoscut
5. 5.1 -*A. c --*1.b-*5..
*)AD -se a#resea4a primu operan#
5.5 -*D. c --*A.. -operan# a#us in aP
5.< -A. c -*D. - operan# a#us in acumulator
<. <.1 -*A. c -- *<. b-*=.. -se a#resea4a al #oilea operan#
<.5 -*D. c --*A.. -operan# a#us in aP
- <= -
Arhitectura microprocesoarelor C.Burileanu
<.< -A. c -*D. P -A. -fac a#unarea
Co'+0,1ii:
3L < cicluri #e masina cu un numar #e stari
4L < tipuri #e cicluri masina
1. citire a co#ului instructiunii curente
4.citire #in memorie
H.citire memorie si oretaie aritmetica
HL fiecare stare inseamna o actiune elementara
IL fi4ic fiecare actiune elementara repre4inta acti0area,0ali#area unor
re!istre,multiple9oare, #eco#oare, &A+
KL actiunile elementare sunt 0ala"ile pe schemele BlocK -5.15.=.
alte scheme "locK alte actiuni elementare

FL semantica fiecarei actiuni elementare este fun#amentale
1.<J5.5 #in pct #e 0e#ere al semanticii
ML nu toate starile #e pe ecran sunt reali4a"ile% e posi"il sa am actiuni care sa #ure4e
mai mult #e o stare.
5.1 si <.1 mai intai a#uc : "iti si apoi inca :.
- <F -
Arhitectura microprocesoarelor C.Burileanu
:::4.K Pas,0 IV de deta0iere: ,'itatea de +o'tro0 a P:::
#oua functii
a. coor#onarea a#ucerii #in memorie a tuturor informatiilor necesare
e9ecutiei corecte a unei instructiuni
-#esfasurarea in spatiu a instructiunilor.
". coor#onarea acti0itatii tuturor componentelor aP a.i. oricare instructiuni
sa se #esfasoare corect
-#esfasurarea in timp a instructiunilor.
a. formatul instructiunilor toate informatiilor #in memoria #e pro!ram
aferente e9ecutiei corecte a unei
instructiuni
-prima informatie este co#ul\#a semantica instructiunii
-co# format #in campuri
operan4i
a#resa
#eplasament
". #esfasurarea in timp
-e9ista niste unitati #e masura a actiunilor #esfasurate in timp
asfel sunt #oua masuri:
1. cicluri masina
5. stare \ unitate fi4ica #e timp -perioa#a #e tact a dP. \ 1ns
- <; -
Arhitectura microprocesoarelor C.Burileanu
- intr-o stare dP reali4ea4a actiune elementara
+i+0,ri %asi'a \ mai multe stari, dP reali4ea4a actiune "ine #efinite in ca#rul unei
instructiuni
cicluri masina:
- scriere memorie
- citire memorie
- scriere sti0a
- citire sti0a
- scriere porturi
- citire porturi
- e9ecutie operatie aritmetico-lo!ica..
- un dP are #e re!ula cate0a cicluri masina care com"inate in #i0erse feluri
#uc la e9ecutia oricarei instructiuni #in setul #e instructiuni al dP
=i-i+ NP CISC de a a)ea:
a. formatul instructiunilor #iferit
". #esfasurarea in timp a instructiunilor #ifera in functie #e comple9itatea
acestora
#eose"ire fun#amentala *ISC:
a. format ri!uros i#entic
". #esfasurare in timp i#entical
Intel 9:; CISC:
-formatul instructiunilor : 1-; octeti pentru 1; "iti
1-1F octeti pentru <5 "iti
- #e la =-177 stari pentru #iferite instructiuni
- <H -
Arhitectura microprocesoarelor C.Burileanu
III. De40oltarea functionala a
unui dP pe 1; "iti #e u4 !eneral
:::H.3 Or&a'i1area f,'+tio'a0a a ,',i NP 3F UO ti-i+:::

- <: -
a#resare
memorie
numerator
pro!ram
#i0erse functii
unitate #e
control
set re!istre
structura coa#a
Arhitectura microprocesoarelor C.Burileanu
6unctii:
UE(unitate de executie)
- prelucrea4a operan4ii%
- contine re!istrele !enerale si A+& - &nitate aritmetica lo!ica.%
- accepta informatiile aferente instructiunilor #eNa a#use #e catre &IM%
- primeste operan4ii #e la &IM%
- trimite re4ultatele la &IM%
- contine unitatea #e control al microprocesorului.
UIM (unitate interfata cu magistrala)
- furni4ea4a -calculea4a. a#rese pentru instructiuni si #ate%
- a#uce instructiuni #in memoria #e pro!ram si le stochea4a 1ntr-o coa#a% -#eose"ire
#e a le astepta #in memorie0ite4a #e e9ecutie mai mare.
- 1ntrerupe umplerea co4ii #e instructiuni c3n# se impune a#ucerea operan4ilor
sau trimiterea re4ultatelor%
- reali4ea4a structurarea lo!ica a memoriei -#e pil#a: or!ani4area se!mentata a
memoriei..
&nitatea Interfata cu Ma!istrala este o !enerali4are a &CAM
operan4ii primiti #e catre &) #e la &IM si apoi re4ultatele sunt trimise catre &IM
C2'C+&BI):
-aceste unitati au functii #istincte, lucrea4a in parallel si #uc la cresterea
0ite4ei #e e9ecutie
-!eneratia a treia are mai multe unitati
'oile Atri"ute:
1. mai multe procesoare care lucrea4a in paralel, cu functii #instincte.
5. coada de instructiuni - o unitate se ocupa cu reali4area unei co4i #e
instructiuni, a#ucerea in dP a unor instructiuni astfel incat #upa e9ecutia unei
instructiuni dP nu mai asteapta a#ucerea instructiunii urmatoare.
in momentul unui salt se !oleste sti0a si se continua #e acolo
3. (ersatilitatea functiilor registrelor % / register multifunctionale0
- multifunctional este opus #e#icat
- <I -
Arhitectura microprocesoarelor C.Burileanu
- #e#icat \ functie a re!istrului sta"ilita #e fa"ricant care nu poate
Mo#ificat-accumulator,sti0a.
-re!istrele multifunctionale au functii
-implicite
-alternati0a

,. unitate de calcul a adreselor
accesul in memorie se face calculan# a#rese-pointeri.
.. structurarea logica a memoriei
optional sunt dP care reali4ea4a structuri lo!ice #e memorie
Se reali4ea4a alternati0e la or!ani4area liniara a memoriei or!ani4are se!mentata.
- =7 -
Arhitectura microprocesoarelor C.Burileanu
:::H.4 Str,+t,ra re&istre0or:::
<.5.1 Microprocesoare Intel
E
EE
EEE
EEEE
E re!ister !enerale\stocare temporala operan4i si sau re4ultate
- toate attri"ute #e arhitectura
- #imensiunile lor tine #e tipul #e dP
- utili4a"ile si pe Numatati -cele pe <5pe sfert.
- multifunctionale
- =1 -
AX A+ AG
BX B+ BG
CX C+ CG
DX D+ DG
SP
BP
SI
DI
IP
6
CS
SS
DS
)S
Arhitectura microprocesoarelor C.Burileanu
AG -AX si A+.
-acumulatorul implicit pe 1; "iti este #e 1;
pe : "iti [A+
pe <5 "iri [ )AG
-alternati0e AG,A+,A)G pot fi re!ister normale #e #ate
BG -BX si B+.
-stochea4a o a#resa re!istru #e tip in#e9, contine a#resa #e "a4a
-alternati0 BG [ acumulator
B+,BX [ acumulatoare
BG [ re!istru o"isnuit #e #ate
CG -CX si C+.
-functie #e numerator numara elementele
-contine implicit numarul #intr-un set #e #ate
-este implicit contor intr-un ciclu cu contor
-alternati0 )CG [ acumulator
C+,CX [ acumulatoare sau re!ister o"isnuite #e #ate
DG -DX si D+.
-implicit este re!istru #e #ate
-alternati0 DG,D+,DX [ acumulatoare
EE re!ister in#icatoare si in#e9
- sunt atri"ute #e arhitectura
- sunt toate multifunctionale
- toate pe 1; sau <5
- nici unul accesi"il pe "ucati
SP
- =5 -
Arhitectura microprocesoarelor C.Burileanu
-in#icator #e sti0a
-alternati0 [ acumulator si re!istru #e #ate
BP
-in#icator #e sti0a - sti0e secun#are , intrare secun#ara sti0a primara.
-alternati0 [ acumulator si re!istru #e #ate
SI,DI
-re!istre in#e9
-implicit [ contin a#rese #oua cate!orii #e siruri, sursa #estinatiea#rese efecti0e
-alternati0 [ acumulatoare si re!istru #e #ate

EEE re!ister #e#icate
IP
-in#icator #e instructiuni -numarator #e pro!ram numai ca el nu contine
a#resa efecti0a nu a#resa fi4ica a instructiunii curente.
- nu e atri"ut #e arhitectura
-are 1; "iti pentru procesoare #e 1; si <5 pentru procesoarele #e <5
6
-re!istru #e fanioane
- =< -
Arhitectura microprocesoarelor C.Burileanu
-re!istru 0irtual
care e alcatuit #in concatenare #e "ista"ili si cu cellule care contin
informatii
- e atri"ut #e arhitectura
- numele re!istrului pe 1; "iti 6 sip e <5 "iti )6
fanioane lo!ico - aritmetice
C [ fanion transport
P [ fanion #e paritate
A [ fanion #e transport au9iliar -1 si 5 ni""learitmetica BCB.
B [ fanion #e 7 -setat 1 #e fiecare #ata can# re4ultatul unei operantii e 1.
S [ fanion #e semn, preia semnul re4ultatului unei operatii aritmetice intre 5
intre!i cu semn
2 [ fanion #e #epasire
fanioane !enerale [ stochea4a fenomene oarecare #in dP
D [ fanion #e #irectie si permite parcur!erea unui sir #e #ate, numere in or#ine
crescatoare sau #escrescatoare a a#reselor elementelor sirului
I [ fanion #e 0ali#are a unor intreruperi
( [ fanion #e capcana si foloseste pentru a propune procesorului functionarea pas
cu pas - instructiune cu instructiune.
EEEE re!istre se!ment\ #e#icate, ele contin niste entitati numite a#rese
se!ment
- ele folosesc pentru reali4area in memoria dP a unor #i0i4iuni lo!ice numite
se!mente
- == -
Arhitectura microprocesoarelor C.Burileanu
-aceasta se!mentare este o alternati0e la or!ani4area liniara
-atri"ute #e arhiectura toate
-1; "iti toate
<.5.1 Microprocesoare Motorola
E re!istre #e #ate -:. \ stocare temporala a informatiilor in sesnsul 5.5
- toate atri"ute #e arhitectura
- toate multifunctionale
- toate pe <5 "iti
- accesi"ile si pe portiuni
-functie implicita [ re!istre !enerale #e #ate
- =F -
E
EE
EEE
EEEE
EEEEE
Arhitectura microprocesoarelor C.Burileanu
-functie alternati0a [ a. acumulatoare
". re!istre in#e9 -a#rese #e ta"ele. : ta"ele in meorie
EE re!istre #e a#rese -H. \ functie #e "a4a #e a stoca a#rese
- toate atri"ute #e arhitectura
- toate multifunctionale
- toate pe <5 "iti
- sunt accesi"ile si pe portiuni
-functie implicita [ in#icatoare #e sti0a alternati0a H sti0e
-functie alternati0a [ a. re!istre in#e9 inca H ta"ele
". acumulatoare
c. re!istre !enerale #e #ate
EEEre!istre #e#icate
uSP [ SP al utili4atorului
sSP [ SP al super0i4orului
-5 in#icati0e #e sti0a primara,contine a#resele fi4ice ale celor #oua sti0e
5 cate!orii #e utili4atori:
1. o"isnuit#repturi limitate resurse sisteme
5. super0i4orul utili4ator preferential si #repturi nelimitate
- aceste #oua sti0e constituie mecanism de protectie
EEEEPC [ numarator #e pro!ram -a#resa fi4ica a instructiunii curente.
- nu e atri"ut #e arhitectura
- =; -
Arhitectura microprocesoarelor C.Burileanu
EEEEE re!istru #e stare \ re!istre #e fanioane
pe 1; "iti-super0i4or
pe : "iti [ utili4ator
M+2BA+. Caracteristicile seturilor #e re!istre CISC

1. numar registre
dP CISC [numar mic #e re!istre -: re!istre Intel, 1F Motorola.
este clar ca Motorola are mai multe re!istre #ecat Intel
2. dimensiunea registrelor
-#imensiunea operan4ilor #e lucru
1; "iti pe dP #e 1;
<5 "iti pe dP #e 1;
Motorola are #imensiunea re!istrelor mai mare #ecat la Intel
3. ma1oritatea registrelor sunt multifunctionale
functii implicite>alternati0e:
a. acumulatoare
". re!istre #e #ate
c. re!istre in#e9
#. in#icator #e sti0a
e. numarator
-si #in acest punct #e 0e#ere motorola superior
,. registrele folosesc pentru
i. reali4area mai multor sti0e
ii. reali4area mai multor ta"louri
- =H -
Arhitectura microprocesoarelor C.Burileanu
-si #in acest punct #e 0e#ere Motorola superior -motorola 1F potentiale, Intel
< potentiale.
.. registrele folosesc pentru realizarea unor mecanisme superioare
a. la Intel structurarea se!mentata a memoriei
-re!istre se!ment.
". la Motorola mecanism #e protectie cu 5 ni0ele
-uSP si sSP.
:::H.H Or&a'i1area %e%oriei N+a0+,0ator,0,i:::
1. #imensiunile hartii memoriei ce memorie poate sa accese4e memoria fi4ica
5. formatul memoriei memoria tre"uie sa asi!ure formatul
<. con0entiile #e stocare in memorie a #atelor care ocupa mai mult #e o locatie
=. structura lo!ica a memoriei or!ani4area propriu-4isa
<.<.1 Microprocesoare Intel in mo#ul real
1. harta memoriei [ #ata #e #imensiunea a#resei fi4ice, 57 "iti a#ica 1 me!alocatii.
5. formatul memoriei [ octetul
<. informatii stocate pe octeti succesi0i care se accesea4a conform con0entiei
micului in#ian -informatia cea mai putin semnificati0a este pe a#resa cea mai
mica.
=. imi ofera alternati0a
organizarea segmentata a memoriei
Intel 9:; reali4area in memoria fi4ica a niste su"#i0i4iuni lo!ice numite
se!mente
or!ani4are liniara
-a#resa fi4ica : A6
- =: -
Arhitectura microprocesoarelor C.Burileanu
or!ani4are se!mentata
-a#resa lo!ica A+ \ a#r<5 compusa #in:
a#resa se!ment AS \ a#r1;
a#resa efecti0a A) \ a#r1;
-a#resa lo!ica este atri"ut #e arhitectura
-ori #e cate ori faci referinta utili4atorul in#ica a#resa efecti0a si a#resa
se!ment% pentru a#resare se foloseste a#resa fi4ica care este calculata pornin# #e la
a#resa lo!ica translatarea a#resei lo!ice
-a#resa fi4ica a "a4ei unui se!ment se face inmultimn cu 1; "a4a AS iar
apoin in interiorul se!mentului po4itionarea se face a#unan# A) la el
-ultima e formula #e translatare #in a#resa lo!ica in cea fi4ica
2"ser0atii:
1. prima #eose"ire in or!ani4area liniara si cea se!mentata este ca in ca4ul
or!ani4arii liniara a#resa fi4ica este atri"ut #e arhitectura in schim" in cea
se!mentata nu este atri"ut #e arhitectura.
5. a#resarea se!mentata. po4itionarea se!mentului in memorie si apoi
a#resare liniara in se!ment.

- =I -
Arhitectura microprocesoarelor C.Burileanu
-se pier# 15 "iti, #ar ei se re!asesc in or!ani4area 0irtuala in memorie
-a#resa se!ment se afla in re!istru se!ment
-a#resa efecti0a - nu fi4ica e.
AS i%-,'e:
3. ',%ar,0 se se&%e'te rea0i1a(i0e si%,0ta'
cate re!istre se!ment am atatea se!mente pot sa reali4e4
4. ti-,ri0e de se&%e'te
Intel imi impune ca in functie #e re!istrul se!ment sa folosesc in memorie
se!mente cu o functie sta"ilita in memorie
-se!ment curent #e pro!ram -CS.
-se!ment curent sti0a principala -SS.
-se!ment #e #ate -DS.
-se!ment suplimentar #e #ate -)S,6S,MS.
H. +o'tri(,ie 0a sta(i0irea -o1itiei a(so0,te a se&%e'te0or
utili4ata pentru sta"ilirea po4itiei a"solute in memoria fi4ica a se!mentului
-a#rese fi4ice multiple #e 1;.
I. -o1itia re0ati)a a se&%e'te0or
po4itiile relati0e ale se!mentelor sunt la latitu#inea utili4atorului
se!mentele pot si suprapuse
a. total
". partial
c. #eloc
- F7 -
Arhitectura microprocesoarelor C.Burileanu
AE i%-,'e:
5di%e'si,'ea se&%e'te0or
::::*e#efinirea utili4arii unui se!ment :::
redire+tio'are
O(ser)atii:
3. redirectionarea segmentelor utili4area unor se!mente pentru alte informatii
sta"ilite implicit #e fa"ricant
5. re#irecionarea inseamna ca se!mentele in memorie pot a0ea functii implicite si
alternati0e
<. re#irectionarea se!mentelor este restrictionata
=. re#irectionarea se face in mo# e9plicit in pro!ram cu un prefi9 #e re#irectionare
-un mnemonic in assem"ler.
-se!mentul #e pro!ram poate fi #e#icat sau multifunctional
- F1 -
Arhitectura microprocesoarelor C.Burileanu
s,-ra-,'erea se&%e'te0or
-utili4area fara restrictii
pro!rame reloca"ile #inamic
care folosesc toate informatiile intr-un sin!ur se!ment, nu #epasesc
!ranitele se!mentului.
<.<.5 Microprocesoare Motorola in mo#ul real
1. harta memoriei [ #ata #e a#resa fi4ica pe 5= "iti
-1; me!alocatii
5. locatia #e memorie [ 5 octeti
<. con0entia #e utili4area a mai multor locatii, con0entia micului in#ian
=. or!ani4area memoriei [ mo# liniar
-#irect a#resa fi4ica care este atri"ut arhitectura
M+2BA+. Conclu4ii or!ani4are memorie ale dP CISC
1. #imensiunea hartii memoriei #in ce in ce mai mare
5. formatul memoriei 1 octet sau #oi octeti
<.micul>marele in#ian [ con0entii utili4ate la accesarea mai multor locatii succesi0e
=. unele au or!ani4are liniara si altele au or!ani4ari alternati0e
Or&a'i1are 0i'iara a %e%oriei 0ersus Or&a'i1are se&%e'tata a %e%oriei
- F5 -
Arhitectura microprocesoarelor C.Burileanu
-timp #e access pentru se!mentare timp in#elun!at #e access #ar o#ata
inauntru timpul #e accesare este rapi#
-ocuparea hartii memoriei or!. liniara mai eficace, or!. se!ment risipeste
memoria
-mo#ulari4are in fa0oarea or!ani4arii se!mentate
dP are or!. se!mentata cu 5 tipuri: -intrase!ment
-interse!ment
IC. Principii #e "a4a ale arhitecturii CISC
:::I.3 =ra'sfer,ri de date :::
=ra'sfer,ri0e de date: #eplasarile #e operan4i si>sau re4ultate 1n
interiorul microprocesorului, 1ntre microprocesor si celelalte componente
ale microcalculatorului, sau 1ntre microcalculator si lumea e9terioara.
Din punctul #e 0e#ere al comple9itatii transferurilor #e #ate, se poate face
urmatoarea clasificare a microprocesoarelor #e u4 !eneral:
procesoare cate!oria A acumulator #e#icat care ia parte la orice transfer
#e #ate
procesoare cate!oria B poate transfera #irect cu alte re!istre
au toate caracteristicile lui A
procesoare cate!oria C transfera #irect #in locatie #e memorie
au toate caracteristicile lui A si B
- F< -
Arhitectura microprocesoarelor C.Burileanu
procesoare cate!oria D pot transfera "loc #e memorie #intr-o parte in
alta
au toate caracteristicile lui A si B si C
re&istre0e s,'t atri(,te de arhite+t,ra da+a ia, -arte 0a tra'sfer de date
:::I.4 =eh'i+i de adresare :::
=eh'i+a (%od! de adresare: mo#alitatea #e specificare, 1n formatul unei
instruc tiuni , a locatiei -a#resei. unui operan#, re4ultat sau a co#ului altei
instructiuni.
1. A#resare implicita -1n re!istru.:
&n re!istru -pereche #e re!istre. este specificat -specificata. 1ntr-unul #intre
c1mpurile co#ului instructiunii.
mo#ul sau tehnica a#resarii care presupune ca in chiar co#ul instructiunii curente
se specifica re!istrul sau re!istrele #e arhitectura un#e se !aseste informatia 0i4ata
5. A#resare ime#iata :
mo#ul sau tehnica a#resarii care presupune ca in format, ime#iat #upa co# se
!aseste informatia 0i4ata -a#ica informatia se afla in memoria #e pro!ram.
informatia 0i4ata o #ata, #ate #oar operan4i nu re4ultate-#e re!ula constante.
5 octeti minim ca format
- F= -
Arhitectura microprocesoarelor C.Burileanu
efie un dP care or!ani4ea4a liniar memoria, fie formatul un octet si o a#resa fi4ica
#e 5 octeti :
<. A#resare a"soluta -e9tinsa, #irecta. :
mo#ul sau tehnica a#resarii care presupune ca in format, ime#iat #upa co#ul
instructiunii se !aseste a#resa completa a informatiei 0i4ate
informatie 0i4ata si la #ate si la instructiuni -a#resare a"soluta #irecta sau
e9tinsa.
formatul este mai mare, #e < octeti
adresa +o%-0eta [ totalul informatiei necesare pentru locali4area in memorie sau
porturi a #atelor sau can# e ca4ul instructiunii
a. #aca or!ani4area memoriei este liniara
a#resa completa \ a#resa fi4ica
". #aca or!ani4area memoriei este se!mentata
"1. accesul este intrase!ment
a#resa efecti0a \ a#resa completa
"5. accesul este interse!ment
a#resa lo!ica\a#resa completa
- FF -
Arhitectura microprocesoarelor C.Burileanu
efie un dP care or!ani4ea4a liniar memoria, fie formatul un octet si o a#resa fi4ica
#e 5 octeti :
=. A#resare scurta :
mo#ul sau tehnica a#resarii care presupune ca in format, ime#iat #upa co#ul
instructiunii se !aseste o parte #in a#resa completa a informatiei 0i4ate,cealalta
parte fiin# presupusa implicit
se refera atat la #ate cat si la instructiuni, #eri0a #in a#resa completa
format #e minim 5 octeti-1 octet co#P1>5 octet la a#resa completa.
efie un dP care or!ani4ea4a liniar memoria, fie formatul un octet si o a#resa fi4ica
#e 5 octeti -1>5 inferior formatul instructiunii si f superior implicit 7.:
- F; -
Memoria
incepe acolo
Arhitectura microprocesoarelor C.Burileanu
F. A#resare relati0a :
mo#ul sau tehnica a#resarii care presupune ca in format, ime#iat #upa co#ul
instructiunii am po4itia relati0a a informatiei 0i4ate, relati0a la #resa instructiunii
curente
po4itie relati0a #ata #e #eplasament care e un numar cu semn - ma pot #uce inainte
sau #upa.
informatia 0i4ata poate fi #ata sau instructiune -#e o"icei aceasta mo#alitate #e
a#resare e folosita la cicluri cu contor.
format minim 5 octeti minim -1 octet #e co# si #eplasamentul minim 1 octet.
efie un dP care or!ani4ea4a liniar memoria, fie formatul un octet si o a#resa fi4ica
#e 5 octeti:
;a. A#resare in#irecta prin re!istru :
mo#ul sau tehnica a#resarii care presupune ca in format, in chiar co#ul
instructiunii se in#ica un re!istru sau o pereche #e re!istre in care se !aseste a#resa
completa a informatiei 0i4ate
mo# #e a#resare folosit pentru #ate si instructiuni
-este un criteriu #e performanta Intel procesor puternic
- FH -
Deplasamentul este P
P,- 15: #e po4itii poate ataca #eplasamentul
Arhitectura microprocesoarelor C.Burileanu
formatul este #e minim 1 octet
efie un dP care or!ani4ea4a liniar memoria, fie formatul un octet si o a#resa fi4ica
#e 5 octeti, o pereche re!istre -atri".arhitectura. #e : "iti fiecare :
;". A#resare in#irecta cu memoria :
mo#ul sau tehnica a#resarii care presupune ca in format, #upa co#ul instructiunii
e9ista a#resa a#resei 0i4ate
2"ser0atie: toatea a#resele implicate sunt complete
mo# #e a#resare #e re!ula pentru #ate #ar si pentru instructiuni
format e9tins #e cel putin < octeti
efie un dP care or!ani4ea4a liniar memoria, fie formatul un octet si o a#resa fi4ica
#e 5 octeti, con0entia micului in#ian:
mo#ul #e a#resare imi ofera relati0 in#epen#enta intre pro!ram si #atele 0i4ate.
- F: -
pointeri
Arhitectura microprocesoarelor C.Burileanu
Ha. A#resare cu prein#e9are :
mo#ul sau tehnica a#resarii care presupune ca in formatul instructiunii curente
e9ista po4itia relati0a a informatiei 0i4ate intr-un ta"lou #e #ate, po4itia relati0a fa4a
#e "a4a ta"loului \ #eplasament -care aici e P.
mo#ul #e a#resare se refera la #ate
formatul mai compact #ecat in ca4ul a#resarii a"solute, minim 1 octet
efie un dP care or!ani4ea4a liniar memoria, fie formatul un octet si o a#resa fi4ica
#e 5 octeti, cel putin un re!istru in#e9 #e 1; "iti, #eplasament #e :,1; "iti:
2"ser0atie:
- nr. re!sitre in#e9 [criteriu #e performanta
- marimea #eplasamentului imi #a marimea ta"loului -5
#isp
.
H". A#resare cu postin#e9are :
- FI -
Arhitectura microprocesoarelor C.Burileanu
mo#ul sau tehnica a#resarii care presupune ca in formatul instructiunii curente am
a#resa po4itiei relati0e a informatiei 0i4ate uintr-un ta"lou #e #ate -com"inatie a lui
Ha cu ;".
mo#ul #e a#resare se refera la #ate
formatul minim este #e cel putin < octeti
ACA'(Ag : imi ofera relati0a in#epen#enta pro!ram si po4itie ta"el ale #atelor
0i4ate
efie un dP care or!ani4ea4a liniar memoria, fie formatul un octet si o a#resa fi4ica
#e 5 octeti, un ta"el #e #eplasamente:
Conclu4ii:
-toate sunt mo#uri #e a#resare simple
- ;7 -
ta"el #e #eplasamnete
Arhitectura microprocesoarelor C.Burileanu
-mai e9ista mo#uri #e a#resare compuse care re4ulta #in com"inarea mai multor
mo#uri #e a#resare
:::I.H =eh'i+i de adresare ti-i+e NP -e 3F (iti :::
I.H.3 =eh'i+i de adresare -e'tr, I'te0 E<EF
- ;1 -
Arhitectura microprocesoarelor C.Burileanu
- ;5 -
e posi"ila
re#irectionarea
se!mentelor
A#resare in#irecta
P
A#resare #irecta prin re!istru
A#resare in#irecta prin re!istre
P
A#resare cu prein#e9are
5 a#resari in#irecte prin re!istre

Arhitectura microprocesoarelor C.Burileanu
I.H.3 =eh'i+i de adresare -e'tr, Motoro0a FE<<<
- ;< -
Arhitectura microprocesoarelor C.Burileanu
:::I.I =i-,ri de i'str,+ti,'i:::
-#in puct #e 0e#ere semantic dP imparte setul #e instructiuni in F su"seturi:
1. transfer #e #ate
5. prelucrari #ate
<. instructiuni #e control al pro!ramului
=. instructiuni in>out
F.instructiuni #e control al dcalculatorului
=.=.1 (ransfer #e #ate
-#. -s.
- ;= -
Arhitectura microprocesoarelor C.Burileanu
-sursa e copiata la #estinatie iar #upa transfer sursa e neschim"ata
1. un dP reali4ea4a acele tipuri #e transferuri conform clasei #in care face
parte asa cum am facut clasificarea in =.1
5. sursa si #estinatia pot fi re!istre atri"ute #e arhitectura si>sau locatii #e
memorie
<. #imensiunea sursei si #estinatiei sunt i#entice
=. i#entificarea corecta a sursei si a #estinatiei se face utili4an# un mo# #e
a#resare specific tipului procesorului respecti0, cu restrictii
F. criteriul #e performanta pentru aceste instructiuni #e transfer este un factor
#e merit intre semantica si formatul instructiunii
e9er+iti, 3
-fie dP cu or!ani4area memoriei liniara, memorie formata in octeti, a#rese fi4ice pe
1; "iti, *1 si *5 re!istre pe : "iti fiecare.
P&SX *1*5% -SP. -SP.-1 -actuali4are 0arf sti0a
--SP.. -*5. -trimit cate :
-SP. -SP.-1 -actuali4are 0arf sti0a
--SP.. -*1. -iar trimit cate :
P2P *1*5 -*1. --SP..
-SP. -SP.P1
-*5. --SP..
-SP. -SP.P1
- ;F -
Arhitectura microprocesoarelor C.Burileanu
e9er+iti, 4
-fie dP cu or!ani4area memoriei liniara, memorie formata in octeti, a#rese fi4ice pe
1; "iti, *1,*5,*<,*=,*F,*; re!istre pe : "iti fiecare, concatenate #oua cate #oua.
-perechea *<*= este preincarcata cu a#resa fi4ica a primului element a unui
sir numit sursa
-perechea *1*5 este preincarcata cu a#resa fi4ica a primului element a unui
sir numit #estinatie
-perechea *F*; este preincarcata cu un numar repre4entan# numarul #e
elemente #in sirul sursa
*epeat
--*1,*5.. --*<,*=.. - a#resarea in#irecta a sursei si a #estinatiei
-*1,*5. -*1,*5. P 1 [ autoincrementarea a#reselor
-*<,*=. -*<,*=. P 1 [ autoincrementarea a#reselor
-*F,*;. -*F,*;. P 1 [ autoincrementarea contorului
&ntil -*F,*;. \ 7X [ ciclu cu test final
-tipic CISC
(ransfer
M2C R17;=XS,AG --DS.h7XP17;=X. -A+.
--DS.h7XP17;FX. -AX.
M2C R5777XS,DS --DS.h7XP5771X.h --DS.h7XP5777X. -DS.
M2C RBGS,=I16X --DS.h7XP-BG.. 16X
--DS.h7XP-BG.P1. =IX
6S ', e ,ti0i1a(i0 -e G,%atati
se!mentul #e sti0a nu e re#irectiona"il, #ar cel #e #ate este
-P&SX intai actuali4e4 si apoi efectue4 transferal,P2P [ efectue4 transferal, apoi
actuali4e4.
G+A( -translate,instructiune pe : "iti.
-Al. --DS.h7XP-BG.P-B+..
M2CSB > M2CSY -mo0e stream "Qte, mo0e stream Aor#.
-primiti0e #e transfer sir
- ;; -
Arhitectura microprocesoarelor C.Burileanu
-aici tre"uie initiali4at DS cu a#resa se!ment un#e se afla sirul sursa, )S 0a fi
#estinatia se!mentului,D6-ne spune cum tre"uie parcurs sirul,intr-un sens sau in
celalalt iar CG contine numarul #e elemente #in sirul sursa
#aca #estinatia sirului se suprapune cu sirul s pe un nr #e elemente atunci 0om
reali4e o re#irectionare, a#ica 0om parcur!e sirul #intr-o #irectie si apoi #in cealalta
SS- nu se re#irectionea4a
DS [ se re#irectionea4a
=.=.5 Instructiuni prelucrari #e #ate
operatii mona#ice -un sin!ur operan#.
- cu acumulator -#. -#.
- fara accumulator -#. -s.
operatii #ia#ice -#oi operan4i.
- cu acumulator -#. -#.-s.
- fara acumulator -#. -s1.-s5.
operatie lo!ica aritmetica oarecare #intre care le 0om enumera ime#iat.
2peratii accumulator tipic CISC
2peratii fara accumulator tipic *ISC
CA*AC()*IS(ICI
3.tipuri #e opeartii u4uale sunt:
a. lo!ice : SI,SA&,G2*, complement fata #e 1 si #e 5 -C61 si C65.
". aritmetice: P,-, . , :,inc,#ec
- . si : sunt tipice CISC.
c. #eplasari si rotatii, . , : la 5
4.#imensiunea re4ultatului si a operan4ilor este aceeasi -cu e9ceptia . , : .
H.i#entificarea operan4ilor si a re4ultatului se face folosin# mo#urile #e a#resare ale
aP respecti0e,cu restrictii.
2peran4ii si>sau re4ultatul in re!istre pot fi atri"ute #e arhitectura sau>si in memorie.
I.in semantica acestor instructiuni intra si mo#ul in care sunt afectate fanioanele
aritmetico-lo!ice.
- ;H -
Arhitectura microprocesoarelor C.Burileanu
I %od,ri de afe+tare a fa'ioa'e0or
a. fanioane neafectate in#ifferent #e operatii - nu pot fi folosite in a lua
#eci4ii ulterioare.
". fanioane afectate ulterior
c. fanioane care sunt fie setate fie resetate #upa o operatie in#ifferent #e
re4ultat
#. fanioane care in functie #e tipul operan4ilor, in functie #e 0aloarea
operan4ilor sunt setate sau resetate
K. Criteriul #e performanta pentru aceste instructiuni este un factor #e merit intre
semantica operatiei si timpul #e e9ecutie
PPP CISC 5 ti%-,0 de e9e+,tie de-i'de de +o%-0e9itatea o-eratiei
(e9: . are F stari,: 1F7 stari.
e9er+iti, I
-fie dP cu re!istrele *1, *5 pe : "iti, cu fanion #e transport optional
-*1,*5. -*1,*5.P-*<,*=. RP-C.S
instructiuni ADD si ADC -a##PcarrQ.
e9er+iti, K
-fie dP cu acumulator #e#icat A, si -s. un alt re!istru
-semantica unei comparatii care nu se stochea4a in acumulator ci ma uit in fanioane
-A. [ -s. if -A.\-s. then -B. 1
if -A.i-s. then -C. 7
else -C. 1
ADC AG,RBGS
- -AG.-AG.P--DS.h7XP-BG.P1.h-AG.-AG.P--DS.h7XP-BG..P-C6.
-a##PcarrQ.
-acumulator AG
-operan4i implicit si relati0e la "a4a #irecta
-se!mentul #e #ate poate fi re#irectionat
S&B DX,RBPP=S -DX. -DX.---SS.h7XP-BP.P=.
-al #oilea operan# in sti0a #irecta
-DX acumulator , : "iti
-pot sa re#irectione4 pentru ca e9ista BP -SSPSP. - nu am 0oie
-SSPBP. [ am 0oie
- ;: -
Arhitectura microprocesoarelor C.Burileanu
inca o primiti0e:
CMPSB>CMPSY \ comparatii intre #oua siruri
-tre"uie sa initiali4e4 )S,DS,SI,DI,D6
=.=.< Instructiuni #e control al pro!ramului
-test
-salturi - #eci4ii si cicluri.
()S():
A.testea4a un fanion
B. testea4a com"inatii lo!ice fanioane
C. testea4a un "it oarecare #intr-un operan# oarecare
D. testea4a linii #e intrare ^serie_
SA+(&*I:
-#upa cum urmea4a sau nu unor teste:
- necon#itionate
-con#itionate
-#upa mo#ul #e a#resare-mult mai retricti0.
CISC foloseste patru salturi:
-a#resare #irecta
-a#resare scurta
-a#resare relati0a
-a#resare in#irecta prin re!istre
-#upa cum memorea4a sau nu 0aloarea curenta a numaratorului #e pro!ram
-salturi propriu-4ise
-apeluri #e su"pro!rame
-#upa comple9itate
A.salturi 5 posi"ilitati
B. salturi < posi"ilitati
C. cicluri
criteriu #e performanta: factor #e merit: tipul #e salt si tipul #e test
e9er+iti, F
- ;I -
Arhitectura microprocesoarelor C.Burileanu
-fie dP cu or!ani4area memoriei liniara CISC, memorie formata in octeti, a#rese
fi4ice pe 1; "iti, numerator pro!ram PC si in#icator #e sti0a SP #e 1; "iti
Mo#uri #e a#resare pentru salturile propriu-4ise
a#resare a"soluta
-PC. a#r
in care adr face parte #in formatul instructiunii
a#resare relati0a
-PC. -PC. P #isp: j #isp1;
in care dis-E si dis-3F fac parte #in formatul instructiunii
a#resare in#irecta prin re!istru
-PC. --ri,rN.P1. b --ri,rN..
a#resare scurta -in ^pa!ina 7_.
-PC.l a#r:
-PC.h 7X
Mo#uri #e a#resare pentru apelurile #e su"pro!rame
CA++ a#r% -SP. -SP. [ 1
--SP.. -PC.h
-SP. -SP. [ 1
--SP.. -PC.l
-PC. a#r -salt a#resare #irecta
2"s1. folosire implicita a sti0ei primare -P&SX,P2P,CA++,*)(.

*)( -PC.l --SP..
-SP. -SP. P1
-PC.h --SP..
-SP. -SP.P1
2"s5. nu stii e9act locatia #in sti0a, asta inseamna ca nun e scuteste #e o"li!atia #e
a tine cont #e numarul #e accesari a sti0ei
CA+,P&SX,*)( [ M*)SI(eee
CA+,P&SX,P2P,*)( -corect
- H7 -
Arhitectura microprocesoarelor C.Burileanu
2"s<. in lim"aN #e pro!ramare nu e9ista nici un mo# implicit #e a transfera
parametrii can# se face apelarea #e pro!ram
=.=.< Instructiuni intrare>iesire
-transferuri #e #ate la si #e la porturi
aceste instructiuni presupun ca aP face o harta a porturilor #istincta #e
harta memoriei
I' #,port% -#. -port.
2&( port,s% -port. -s.
-#imensiunea sursei si #estinatiei i#entice
Caracteristici speciale:
- d sau s acumulator implicit si #e#icat
- harta -ort,ri0or este %,0t %ai %i+a de+at harta %e%oriei
- mo#uri #e a#resare foarte restricti0e pentru porturi : dire+ta si
i'dire+ta -ri' re&istr,
Criteriu #e performanta acces rapi# la porturi
e9e%-0,.
Intel 9:7:; I'
2&(
- mo# real, # si s sunt acumulatorii impliciti A+,AG,)AG
- porturi or!ani4ate pe octet ca memoria
- harta porturi [ ;= Kiloporturi> octet
- a#resare #irecta : 1 octet 5F; porturi > octet
- a#resare in#irecta prin re!istru: DG ;= Kiloporturi>octet
=.=.F Instructiuni #e control al aP
- instructiuni care sincroni4ea4a aP cu anumite stari ale lui
stare #e asteptare
functionare pas cu pas
acces #irect la memorie
- H1 -
Arhitectura microprocesoarelor C.Burileanu
partaNarea resurselor sistemului cu alte procesoare
- accesul la anumite fanioane -setare,resetare., in special fanioanele care
semnalea4a actiuni specifice - ca #e pil#a 0ali#area cererilor #e
intrerupere.
Conclu4ii set #e instructiuni ale dP CISC
1. un procesor CISC are un set #e instructiuni "o!at
5. o parte #in instructiuni sunt comple9e
operatii cu siruri, cicluri cu contor-loop., operatii aritmetice complicate
<. setul #e instructiuni puternic influentat #e alte atri"ute #e arhitectura: utili4area
re!istrelor, tipuri #e transfer #e #ate, or!ani4area memoriei, tehnici #e a#resare
=. instructiuni CISC formate #iferite - mo#uri #e a#resare , or!ani4are memorie.
si au timpii #e e9ecutie foarte #iferiti
C. Principii #e "a4a ale unei arhitecturi *ISC
*ISC procesoare cu set re#us #e instructiuni
la procesoarele *ISC structura si arhitectura sunt simplificate
Co'+0,1ii:
- H5 -
Arhitectura microprocesoarelor C.Burileanu
- :7k timp #e procesor CISC #eser0este 57k instructiuni
- e9ista instructiuni comple9e inlocuite in unele ca4uri , #eci timp #e prelucrare mai
mic
- transferurile intre re!istre, intre memorie si re!istre, instructiuni aritmetico lo!ice,
instructiuni #e control al pro!ramului , salturile \ <7k #in pro!ram
2BS)*CA(II:
1. Procesoarele *ISC se "a4ea4a pe arhitectura Con 'eumann
5. Aceste procesoare au aceleasi tipuri #e arhitectura
CA*AC()*IS(ICI #efinitorii *ISC:
1. &nitatea #e control este reali4ata prin 8lo!ica #e tip ca"lat8
5. Instructiunile se #esfasoara intr-o sin!ura stare #urate timp i#entice
<. 'umar instructiuni este mic -su" 15:.
=. Dimensiunea este fi9a pentru tot formatul instructiunilor
F. Instructiunile au format uniform. - nu mai mult #e = tipuri #e formate .
;. 'umarul mo#urilor #e a#resare este mic -su" =. nu neaparat simple
H. )9ista un numar mare #e re!istre !enerale, atri"ute #e arhitectura -cel putin <5.
:. Accesul memoriei se face numai cu instructiuni #e transferuri simple #e #ate intre
re!istre si memorie - instructiuni tip 8+2AD8 si S(2*)8., operatiile #e prelucrare
ale #atelor folosesc numai re!istrele aP

:::K.3 Set,0 de re&istre:::
ACA'(Ag [ set mare #e re!istre !enerale:
1. marirea 0ite4ei #e procesare prin minimali4area accesului in memorie a
operan4ilor si>sau re4ultatelor
5. reali4area structurilor #e #ate #e tip sti0a sau coa#a 8har#8 -in interiorul aP.
<. trasferul parametrilor intre pro!ramele apelante si apelate se face #irect in
interiorul aP
- H< -
Arhitectura microprocesoarelor C.Burileanu
=. Deser0irea cererilor #e intrerupere si multiprocesarea pot fi reali4ate #irect in
interiorul aP
F. Marirea 8factorului #e uniformitate8 a cipului
*)MIS(*)+):
1. procesor *ISC [ multe re!istre -cel putin <51777.
5. #imensiunea re!istrelor \ #imensiunea operan4ilor #e lucru -<5,;= "iti.
<. re!istrele sunt multifunctionale nu au functii implicite
=. #aca am multe re!istre !enerale pot #efini su"#i0i4iuni lo!ice in setul #e re!istre
setul #e re!istre formea4a re!istre lo!ice iar eu pot sa #efinesc re!istre lo!ice.
su"set #e re!istre lo!ice folosite in pro!ram \ set de 0,+r,
fiecare pro!ram 0a a0ea afectat un set #e lucru.
aP tre"uie sa treaca #e la re!istrul lo!ic la le!istrul fi4ic translatarea re!istrelor
lo!ice in re!istre fi4ice
-translatarea se face automat si transparent pentru utili4ator.
(ipuri or!ani4ari:
a. set #e re!istre fi4ic simplu
-accesul la re!istre se face prin i#entifi-
carea numarului sau #e or#ine r7,r1r<1
la fel cum se face la or!ani4area liniara
a memoriei
". mai multe seturi #e re!istre lo!ice-unic set #e re!istre fi4ice.
-fiecare su"set are cel putin <5 re!istre ca sa fie
set #e lucru
-trec #e la un su"set la altul incrementan#
pointerul care #e0ine un nou set #e lucru
furni4ea4a mo#ulari4area pro!ramelor
- H= -
r7
r1
r<7
r<1
r7
r1
r<7
r<1
r7
r1
r<7
r<1
r7
r1
r<7
r<1
Pointer
Arhitectura microprocesoarelor C.Burileanu
-seamana cu pa!inarea memoriei la CISC
impartirea hartii memoriei in entitati #e
#imensiune fi9a si ri!uros concatenate
-in aceasta situatie e9ista o corespon#enta
"iuni0oca intre re!istre fi4ice si lo!ice
c. seturi #e re!istre lo!ice partial suprapuse -unic set #e re!istre fi4ice.
-suprapunere \ ferestre de re&istre Q permite
comunicarea intre seturile #e lucru
-or!ani4area in care nu mai am corespon#enta
"iuni0oca intre re!istrele fi4ice si lo!ice
-fiecare set #e re!istre lo!ice\set de 0,+r,.
-permite transferal #e parametric intre pro!ramul
apelant si cel apelat
-#aca ultimul set #e lucru se suprapune cu primul
a0em ferestre +ir+,0are \ incuraNeaNa
recursi0itatea
-e9ista o analo!ie cu se!mentele partial
suprapuse:suprapunere #ictate #e fa"ricant .
#. mai multe seturi #e re!istre lo!ice pentru multiprocesare - mai multe seturi
#e re!istre fi4ice.
- HF -
r1\r<1
r7\r<7
r1\r<1
r7\r<7
r1
r7
r<1
r<7
r1\r<1
r7\r<7
r1\r<1
r7\r<7
r1
r7
r<1
r<7
r1\r<1
r7\r<7
r1\r<1
r7\r<7
r1
r7
r<1
r<7
r1\r<1
r7\r<7
r1\r<1
r7\r<7
r1
r7
r<1
r<7
Arhitectura microprocesoarelor C.Burileanu
Multiprocesare [ set fi4ic pentru fiecare process
- trecerea #e la un process la altul se face cu aNutorul unui pointer.
*e!istrele aP ^BerKleQ *ISC I si II_.
a. re!istrele #isponi"ile pentru o anumita proce#ura
". re!istrele fi4ice si re!istrele lo!ice
- H; -
*<1
*5F
*1F
*7
*I
intrare
local
iesire
!lo"al
ferestre
ferestre
Parametrii #e intrare
Parametrii locali
Parametrii #e iesire
Parametrii !lo"ali
Iesire B
Intrare A
+ocal A
iesire A
intrare X
!lo"al
Iesire C
Intrare B
+ocal B
Iesire X
Intrare M
+ocal X
!lo"al !lo"al
iesire
!lo"al !lo"al
intrare
local
iesire
!lo"al !lo"al
intrare
local
iesire
!lo"al
intrare
local
iesire
!lo"al
!lo"al
A ? C $
Arhitectura microprocesoarelor C.Burileanu
: seturi re!istre lucru : proce#uri
17 re!istre commune, 17 re!istre #e#icate fiecarui parametru #e lucru
1<: numar #e re!istre fi4ice -suprapuse cate ;.
*e!istrul *7\7 stoche4 constanta 7
-consum #e re!istre, a"or#are complet #iferita fata #e CISC
=ra's0atarea i'tre re&istre0e 0o&i+e si +e0e fi1i+e ?er/0e7 RISC:
*7\B7\C7\..\X7
*17\A17\X5;
*1F\A1F\X<1
*<1\A<1\B1F
- HH -
Arhitectura microprocesoarelor C.Burileanu
::: K.4 Set,0 de i'str,+ti,'i si teh'i+i de adresare :::
set,0 de i'str,+ti,'i %,0t si%-0ifi+at ( +e0
%,0t 34E i'str,+ti,'i !
i'str,+ti,'i0e s,'t si%-0e
i'str,+ti,'i -e'tr, a++es i' %e%orie: ROA62S=ORE
+2ADr,mem% -r. -mem.
- H: -
Arhitectura microprocesoarelor C.Burileanu
S(2*) mem,r% -mem. -r.
-sin!urele accesari ale memoriei
r [ re!istrul #in setul #e lucru
i'str,+ti,'i arit%eti+o50o&i+e
-#. -s1.-s5.
- fara accumulator
- #,s1,s5 re!istre #in setul #e lucru
- re!istrele #e <5 si ;= operatiile pe <5 si pe ;=
- tipul #e operatii:
-operatii lo!ice: SI,SA&,G2*,C61,C65
-operatii aritmetice:S,5, . , : ,inc,#ec
. , : nu sunt consi#erate operatii comple9e
-#eplasari sau rotatii , nu #istru! operan#ul, un nr 0aria"li #e cellule
i'str,+ti,'i de +o'tro0
-salturi propriu-4ise si apeluri #e su"pro!rame si teste
apelurile #e su"pro!rame nu folosesc neaparat sti0a,transferal se face
cu aNutorul ferestrei, nu am ne0oie #e numerator #e su"pro!ram
#aca e9ista sti0a #e multe ori ea este ^har#_ nu ^soft_
Mo#uri #e a#resare pentru a P *ISC
E in re!istru:
A6 \ r
n
lo!ic sau fi4ic
E #irecta -a"soluta. #e re!ula intr-o portiune a hartii memoriei -poate fi consi#erate
scurta.
A6 \ a#r
E in#irecta prin re!istru
A6 \ -r
n
.
Mo#uri #e a#resari comple9e:
- HI -
Arhitectura microprocesoarelor C.Burileanu
E relati0e la "a4a,#irecta
A6 \ -r
n
.Pa#r
E relati0e la "a4a cu re!istru in#e9
A6 \ -r
i
. P -r
N
.
E relati0a -la PC.
A6 \ -PC. P #isp
Ori+are re&istr, -oate fi (a1a si ori+are re&istr, -oate fi i'de9.
E9e%-0e -e'tr, I'te0 iEF<2TF<
procesor *ISC pe <5 "iti
s1,s5,# re!istre !enerale
- o a#unare pentru intre!i cu semn
a##s s1,s5,#% -#. -s1. P -s5.
-nu am acumulator
- o referinta in memorie cu a#rese in #oua re!istre !enerale
l#l.l s1-s5.,#% -#. --s5.P-s1..
- nu fac operatii cu memoria
- o referinta in memorie folosin# o constanta
st.s s1,Vconst-s5.% --s5.Pconst. -s1.
- o #eplasare stan!a cu trei operan4i
shl s1,s5,#% -#. -s5.E 5
-s1.
-s1 contine numarul #e celule cu care se face #eplasarea
::: K.H U'itatea de +o'tro0 a0 %i+ro-ro+esor,0,i :::
E or!ani4ate concepte C2' ')&MA''
E aceleasi #oua functii #esfasurarea in spatiu
#esfasurarea in timp
D)S6AS&*A*) SPA(I&
- :7 -
Ce preface foloseste
familia Intel9:;
Arhitectura microprocesoarelor C.Burileanu
a. formatul unei instructiuni pentru aP Intel i<:; -intre 1-1F octeti.
". formatul unei instructiuni pentru aP Intel i:;7 *ISC -= octeti in#eferent #e
instructiune.
procesoarele *ISC au formatul instructiunilor i#entic pentru toate instructiunile
\ #e re!ula operan4ii #e lucru u4uali
-tipurile #e informatie #in format sunt putine la numar
-re!istrele utili4ate sunt cele #in setul #e lucru
-pot sa am un #eplasament, o instanta, o a#resa.
Din punct #e 0e#ere al #esfasurarii in apatiu &nitatea Centrala a unui aP *ISC
este simplificata fata #e cea a unui aP CISC.
D)S6AS&*A*) (IMP
a. pentru un aP CISC -inmultire pe <5"iti.
se folosesc 5 acumulatori DG,AG -la CISC.
- :1 -
*e!istre setul #e lucru
<5 re!istre #e lucru
5
;
instructiuni
2 a#resa -7-5F. 5; "iti
Arhitectura microprocesoarelor C.Burileanu
C2'C+&BII:
1. pentru #i0erse operatii #e prelucrari #e #ate se folosesc aceleasi componente
ale schemelor BlocK pre4entate #eNa pentru un aP CISC
5. operatiile aritmetice comple9e #urea4a un numar mare #e stari, 0aria"il,
#epin4an# #e operan4i
<. succesiunea #e stari este stocata intr-o memorie #e apro!ram in care fiecare
instructiune e apro!ramata
a+,%,0ator S re&istr, de de-0asare
reali4are prin concatenare #e 5 re!istri #e <5 "iti
". pentru un aP *ISC
- :5 -
Arhitectura microprocesoarelor C.Burileanu
C2'C+&BII:
1. operatiile #e prelucrare #e #ate se reali4ea4a cu circuite #e#icate,
com"inationale #e re!ula
5. operatiile se reali4ea4a ca"lat, e9ista premise ca aceste operatii #e prelucrari
#e #ate, chiar cele comple9es a se reali4e4e intr-o stare
<. &nitatea Control simplificata si #in acest punct #e 0e#ere, nu e ne0oie #e un
automat complicat care sa !enere4e succesiunile #e stari
&C \ nu este apro!ramata este ca"lata.
()X'ICA PIP)+I')
- fie un aP *ISC care are orice instructiune cu acelasi numar #e stari. 2ricare
instructiune #urea4a F stari.
s1 -se i#entifica si se a##uce #in memorie co#ul instructiunii
s5 -se #eco#ifica co#ul instructiunii
s< -citesc operan4ii
s= -e9ecut operatia
sF -scriu re4ultatul
-pasii s<,s=,sF pot fi +2AD,S(2*) sau un salt.
1. procesoarele *ISC sunt caracteri4ate #e #urata uniforma, e!ala practice
pentru toate instructiunile intr-un numar mic #e stari -#eose"iri #e CISC .
5. aceasta #esfasurare uniforma in timp este posi"ila #atorita cator0a premise:
a. reali4are ca"lata operatii, prelucrari #e #ate
". folosesc re!istre interne pentru operatii
c. instructiunile au format i#entic si putine tipuri #e informatii -a#ucerea
si co#ificarea #urea4a putin.
#. putine instructiuni -co# scurt.
- :< -
Arhitectura microprocesoarelor C.Burileanu
e. putine mo#uri #e a#resare [ #urea4a putin
f. pot a0ea coa#a #e instructiuni
<. #aca instructiunile se #esfasoara uniform, putine stari , ele pot fi suprapuse
asa fel incat in fiecare stare pot a0ea mai multe instructiuni aflate in #i0erse
etape ale #esfasurarii tehnica "en4ii rulante --i-e0i'e. si poate #uce la
o"tinerea unui re4ultat in fiecare stare
=. #aca toate instructiunile #urea4a n stari ele pot fi suprapuse #e amniera incat
in fiecare stare sa am n instructiuni in #i0erse etape #e #esfasurare. Sa 4icem
ca e9ecutia #e tip pipeline are n etaNe.-n\F P)'(I&M.
F. #aca suprapunereaeste perfecta ca in e9emplu #e mai sus o"tinerea unui
re4ultat pentru fiecare stare este semnificati0, pentru fiecare stare CPI
CPI- clocK per instruction
- in mo# e0i#ent CISC are CPIi1 si 0aria"il
- pentru procesoare *ISC CPI\1 #ar e9ista si e9ceptii
- e9ista procesoare cu CPIl1 procesoare superscalare -P)'(I&M.
C2'C+&BII:
- &C aP *ISC este mult mai simplificata #ecat cea #e CISC , este ca"lata si nu
semipro!ramata
- #esfasurarea in timp si in spatiu a instructiunilor este uniforma
- e9ista multe caracteristici #e arhitectura si stuctura care permit #esfasurarea
uniforma in timp
- #esfasurarea uniforma in timp, prin aparitia tehnicii "en4ii rulante CPI\1
::: K.I Cara+teristi+i RISC 0a 'i)e0 software :::
- impune restrictii #esfasurarii pro!ramelor
- cel care proiectea4a procesorul poate sa optimi4e4e sec0enta #e instructiuni cu care
sunt emulate instructiuni #e ni0el inalt
- := -
Arhitectura microprocesoarelor C.Burileanu
- optimi4ari ulterioare ale co#urilor sunt imposi"ile
utili4area re!istrelor re!istrele lo!ice tre"uiesc translatate re!istre fi4ice
optimi4area *ISC:
aP *ISC set #e lucru ; re!isre lo!ice A,B,C,D,),6
- presupunem sec0enta #e instructiuni, re!istrele lo!ice or!ani4ate intr-un
anume fel . orice moment translatarea re!istrelor lo!ice in trei re!istre fi4ice
*1,*5,*<
a. #ia!rama timpilor #e utili4are a re!sitrelor lo!ice A,B,C,D,),6
". !raful #e interferenta a utili4arii re!istrelor% alocarea re!istrelor fi4ice R3, R4,
RH.
a0an# in 0e#ere premisele e9emplului propunem folosirea unui !raf care sa
permita translatarea re!istrelor lo!ice in re!istre fi4ice. 'o#urile !rafului sunt
re!istre lo!ice. +aturile !rafului semnifica cel putin utili4area simultana a celor
#oua re!istre lo!ice.
Alocarea re!istrelor lo!ice se face e0itan# sa am acelasi re!istru fi4ic in #oua
no#uri unite #e o latura.
- :F -
Arhitectura microprocesoarelor C.Burileanu
-#aca alocarea nu e posi"ila pentru toate no#urile inseamna ca aP se
"lochea4a
Acest ca4 poate fi e0itat in mai multe feluri:
a. mai multe re!istre fi4ice #in constructie, nu optimi4ea4a utili4area
re!istre fi4ice
". 0arianta softAare 0oi a0ea !riNa ca sec0entele #e instructiuni sa
permita intot#eauna translatarea pentru un minim #e re!istre fi4ice
#isponi"ile
aceste optimi4ari se fac in fa4a #e proiectare a procesorului. In mo# normal aP
o#ata proiectat e insotit #e reali4area compilatoarelor #e ni0el inalt cu sec0entele #e
instructiuni optimi4ate conform pre0e#erilor, constran!erilor pre4entate anterior.
2rice optimi4are ulterioara este practica imposi"ila optimi4area translatiei
re!istrelor lo!ice.
A)a'taGe0e RISC
3. Rea0i1area fi1i+a @' str,+t,ri VRSI:
- minimi4area ariei cipului #e#icata &nitatii #e control al microprocesorului
-su" 17k.%
- marirea ariei cipului #isponi"ila pentru re!istre !enerale%
- :; -
Arhitectura microprocesoarelor C.Burileanu
- marirea ^factorului #e uniformitate_ a cipului -numar total #e circuite >
numar #e tipuri #e circuite: re!istre, &A+, numaratoare etc..%
- posi"ilitatea utili4arii altor tehnolo!ii #ec3t cea a siliciului -e9. MaAs..
4. Marirea )ite1ei de -ro+esare:
- prin reali4area &nitatii #e control cu lo!ica #e tip ca"lat%
- prin utili4area unui numar mare #e re!istre interne se re#uce traficul cu
memoria%
- prin suprapunerea e9ecutiei instructiunilor%
- prin utili4area tehnicii ^1nt3r4ierii salturilor_ se pre0ine !olirea co4ii #e
instructiuni.
H. S+aderea +ost,0,i si %arirea fia(i0itatii:
- timp mai mic pentru proiectarea &nitatii #e control%
- timpul !lo"al #e proiectare si punere 1n fa"ricatie este consi#era"il mai mic
#ec3t pentru CISC%
- pro"a"ilitate mai mica #e a a0ea erori #e proiectare si usurinta #e corectare%
- lun!imea stan#ar# a formatului instructiunilor elimina riscul #epasirii
limitelor pa!inilor #e catre o instructiune. Mestionarea pa!inilor #e0ine mai usoara.
I. S,-ort -e'tr, 0i%(aGe0e de 'i)e0 @'a0t:
- reali4area compilatoarelor este mai simpla -numar mic #e optiuni 1n
ale!erea instructiunilor.%
- cresterea eficientei prin utili4area e9tensi0a a operatiilor #e prelucrare 1n
interiorul microprocesorului%
- tehnica ^ferestrelor #e re!istre_ usurea4a implementarea apelarii
su"rutinelor -proce#urilor..
6e1a)a'taGe0e RISC
3. N,%ar,0 red,s de i'str,+ti,'i%
re4ulta ca pro!ramele *ISC sunt mai lun!i #ec3tcele CISC -1n me#ie cu <7k..
4. N,%ar,0 %are de re&istre i'ter'e:
- timp #e acces mai mare%
- utili4area re!istrelor ^pointer_ pentru ferestre complica selectia unui re!istru la
- :H -
Arhitectura microprocesoarelor C.Burileanu
#eco#are%
- spatiu mare pe cip%
- tehnici complicate #e !estionare a ferestrelor%
- compilatoarele a0ansate folosesc mai eficient seturi re#use #e re!istre%
- sal0area re!istrelor 1n conte9tul multiprocesarii -la trecerea #e la un proces la
altul. presupune timp mai 1n#elun!at pentru stocare si recuperare 1n>#in
memorie.
H. U'itatea de +o'tro0 a %i+ro-ro+esor,0,i rea0i1ata +a(0at este mai
putin fle9i"ila si mult mai !reu #e mo#ificat.
I. :or%at,0 red,s a0 i'str,+ti,'i0or face imposi"ila a#resarea #irecta a unei
harti #ememorie mare -#e pil#a, a#rese fi4ice sau lo!ice #e <5 "iti..
CI. Strate!ii #e intrare>iesire
:::F.3 S-ati,0 dis-o1iti)e0or de i'trare2iesire :::
5 mo#aliati #e or!ani4are a porturilor:
a! Ca -ort,ri -ro-ri,51ise
- cicluri masina specifice
- :: -
Arhitectura microprocesoarelor C.Burileanu
- semnale #istincte pe ma!istrala #e control: IOR si IOU -input output rea#
si input output Arite.
IN dC -ort
OU= -ortC d
E instructiuni #e#icate, speciale #e transfer la si #e la porturi
E transferul #e #ate un#e un mem"ru este portul -sursa port pentru I', #estinatia
port pentru 2&(.
E #,s atri"ute #e arhitectura
E d sa, s acumulatorul implicit sau #e#icat
E harta porturilor este mult mai mica #ec3t harta memoriei
E mo#uri #e a#resare foarte restricti0e pentru porturi:
#irecta
in#irecta prin re!istru
a0antaN
E Acces rapi# la porturi
#e4a0antaN
E Consuma co#uri #e instructiuni
E Consuma terminale #e pe ma!istrala #e control
-Intel 9:; compati"il #e astfel #e or!ani4ari ale #ispo4iti0elor intrare>iesire
-Intel 9:; [ instructiuni #e#icate cu cicluri masina speciale prin care se 0ali#ea4a
E acumulator util implicit A+,AG,)AG
E ma9imum harta porturilor ;=Kiloporturi>octet
<5 pentru 5 octeti
1; pentru = octeti
E a#resari
-a#resare #irecta : "iti
-a#resare in#irecta prin DG o"li!atoriu -fara )DG.
(! Ca 0o+atii de %e%orie
- cicluri masina #e acces 1n memorie
- semnale pe ma!istrala #e control folosite pentru accesul 1n
memorie:MEMR si MEMU -memorQ rea#, memorQ Arite.
E mo# #e or!ani4are tipic CISC [ in !eneral tot felul #e transferuri #e CISC
a0antaNe
- :I -
Arhitectura microprocesoarelor C.Burileanu
E )9tin# toate caracteristicile transferurilor #e #ate asupra
instructiunilor I>2
E )9tin# utili4area porturilor si 1n ca#rul instructiunilor #e prelucrari
#e #ate
Intel Pentium pot sa am portul pe post #e acumulator
#e4a0antaNe
E Consuma spatiu #in harta memoriei
E (imp mare #e acces -formatul instructiunilor complicat, mo#urile #e
A#resare sunt multe.
-oricare operatii in se foloseste memoria se aplica si la porturi
-oricare processor care poate folosi aceasta caracteristica ". poate folosi si
caracteritica a.
-#aca procesorul nu are a. atunci are ".
:::F.4 =eh'i+i de i'trare2iesire ,1,a0e :::
-sunt tehnici #e sincroni4are a microcalculatorului cu echipamentele
periferice conectate prin interme#iul porturilor
(ehnici:
A. Sincrone cu pro!ramul curent
B. Asincrone cu pro!ramul 1n curs #e #esfasurare
- I7 -
Arhitectura microprocesoarelor C.Burileanu
A. I'tero&area +o'ti',a (teh'i+a -o00i'&!
- tehnica intero!arii presupune ca fiecare port poate furni4a un cu0ant #e
stare-unul sau mai multi octeti prin care comunica #aca este sau nu
#isponi"il, #aca transferal #e #ate #e la sau spre un periferic etc..
- intero!area consta in citirea #e catre aP a cu0antului #e stare #e la fiecare
port. Intero!area este continua in sensul ca procesorul citeste perio#ic un
astfel #e cu0ant #e stare pana can# portul este #isponi"il pentru transfer,
#e la aP sau catre mp
)G)MP+&
Intel 9:; compati"il. Doua porturi accesate -ort3 si -ort4, fiecare poate furni4a un
octet #e stare in care MSB in#ica #isponi"ilitatea portului -1 port #isponi"il..
aP intero!hea4a porturile sic an# !aseste unul #isponi"il ii trimite 1; "iti.
citesc cu0ant stare
- I1 -
Arhitectura microprocesoarelor C.Burileanu
ms" trece in fanionul #e transport
teste4 fanionul #e transport
trec mai #eparte AG\1;"iti
-intero!area se face cu intructiunea #in pro!ram
g'C Nump if not carrQ
Daca carrQ\1 trec mai #eparte
a0antaNe:
E nu implica har#Aare suplimentar
E comunicarea cu perifericele se face sincron cu pro!ramul curent
#e4a0antaNe:
E intero!area consuma timp
E se pier# posi"ile cereri #e comunicare cu perifericele
?. V'trer,-eri
- presupune o le!atura fi4ica speciala intre porturi si aP, porturile pot trimite
semnal ca sunt #isponi"ile, ca #oresc transfer #e la un terminal speciali4at al aP iar
aP raspun#e intrerupan#u-si pro!ramul intr-o maniera specifica cererii unui port si
re0enin# apoi la pro!ramul cuerent
- a0antaNele #e la punctul A sunt #e4a0antaNe si #e4a0antaNele #e la A sunt a0antaNe
- I5 -
Arhitectura microprocesoarelor C.Burileanu
Cerere de @'trer,-ere: semnal trimis unui terminal #e#icat al microprocesorului
prin care un periferic -prin interme#iul unui port. cere acces la resursele sistemului.
Ras-,'s 0a o +erere de @'trer,-ere: o sec0enta #e actiuni pe care
microprocesorul o #eclansea4a parasin# pro!ramul normal #e functionare
R,ti'a de deser)ire a ,'ei @'trer,-eri: un pro!ram presta"ilit, aflat la o
a#resa presta"ilita, prin care microprocesorul raspun#e la o anumita cerere #e
1ntrerupere formulata #e un anumit periferic
)G)MP+&:
6ie un processor CISC, cu or!ani4are liniara a memoriei, formatul memoriei
octet si a#resele fi4ice #e 5 octeti, procesorul arenumaratorul e pro!ram #e 1; "iti
numit PC, in#icator #e sti0a pe 1; "iti numit SP, are re!istrele !enerale r1;,
presupunem un re!istru #e fanioane 6 pe 1; "iti.
- fanionul I6 0ali#ea4a anume tipuri #e cereri #e intrerupere
3. (SP! (SP! 5 4
((SP! S 3! W ((SP!! (:!
4. (SP! (SP! 5 4
((SP! S 3! W ((SP!! (PC!
H. for i ; 3 to ' do
(SP! (SP! 5 4
((SP! S 3! W ((SP!! (r3Fi!,
@n care ' este numarul total #e re!istre implicate.
=. I: <
F. (PC! adr
;. 0a re)e'irea @' -ro&ra%,0 +,re't se re+,-erea1a di' sti)a toate
i'for%atii0e
2BS)*CA(II:
1. raspunsul la o cerere #e intrerupere pentru aP CISC foloseste sti0a primara
sau propriu-4isa
5. procesorul sal0ea4a in sti0a 6, PC #eci locul un#e se face intreruperea si
optional alte re!istre attri"ute #e arhitectura
<. resetarea lui I6 inseamna in0ali#area anumitor cereri #e intreruperi care ar
putea aparea in re4ol0are, in cursul raspunsului intreruperii curente.
- I< -
Arhitectura microprocesoarelor C.Burileanu
=. 2 etapa in ca#rul sec0entei #e raspuns este apelarea etapei nr.F.-#i0erse tipuri
#e intrerupere si #upa mo#ul in acre a#r este presta"ilita.
F. reiau #in sti0a ceea ce era acolo pentru a putea continua pro!ramul initial
:::F.H I'trer,-eri +ara+teristi+e P de ,1 &e'era0 :::
a! A++es,0 dire+t 0a %e%orie:
- I= -
Arhitectura microprocesoarelor C.Burileanu
B&S*` "us renuest -controllerul preia controlul asupra ma!istralei.
Caracteristici:
1. este o intrerupere #e prioritate ma9ima - se raspun#e prima.
5. este un criteriu #e performanta , tipul #e raspuns nu asteapta ciclul masinii
current.
<. raspunsul la intrerupere este har# nu soft -aP isi in!heata acti0itatea.
=. controllerul DMA care preia controlul ma!istralei si care are #rept unica
sarcina transferal #e #ate #irect intre memorie si porturi poate fi inte!rat pe
chipul aP sau e9tern
F. transferal #e #ate #irect intre memorie si porturi consi#erat a fi transferal cel
mai rapi# mo# #e transfer #e #ate pe ma!istrala aP a calculatorului
controlerul DMA poate a0ea setata o proprietate a unuor porturilor asupra altora
tehnica P&* har# DMA cel mai rapi# DMA
(! i'trer,-eri 'e%as+a(i0e
E este formulata pe un terminal specializat (NMI)
* nu poate fi invalidata de catre utilizator(=nemascabila)
* ca prioritate, urmeaza dupa cererea de acces direct la memorie(DMA)
* asteapta terminarea instructiunii curente
- IF -
Arhitectura microprocesoarelor C.Burileanu
* urmeaza algoritmul general de raspuns la o cerere de ntrerupere
* rutina de deservire a ntreruperii are o adresa prestabilita
c) ntreruperi mascabile:
* este formulat a pe un terminal specializat ( INT )
* poate fi invalidata de catre utilizator (fanion / fanioane de validare a
ntreruperilor)
* ca prioritate, urmeaza dupa ntreruperile nemascabile
* asteapta terminarea instructiunii curente
* urmeaza algoritmul general de raspuns la o cerere de ntrerupere
* rutina de deservire a ntreruperii are o adresa care depinde de modul
de raspuns prestabilit:
modul 0 perifericul stabileste adresa dar si instructiunea de
apel a rutinei de deservire a ntreruperii
modul 1 adresa rutinei de deservire a ntreruperii este
prestabilita
modul 2 ntreruperi vectorizate(compromise modul 0 si 1)
V'trer,-eri )e+tori1ate
&n periferic trimite, in#irect, un 0ector #e 1ntrerupere #intr-o multime #e
0ectori posi"ili, ale!3n# astfel o rutina #e #eser0ire #in mai multe rutine potentiale
Se utili4ea4a a#resarea in#irecta cu memoria folosin# o ta(e0a +, )e+tori de
i'trer,-ere.
-mecanismul este #e a primi o informatie #e la periferic si #e la acea informatie aP
calculea4a po4itia in care se afla 0ectorul #e intrerupere, citeste 0ectorul #e
intrerupere #in acea locatie
- e9ista corespon#enta "iuni0oca intre informatia trimisa #e periferic si a#resele
0ectorilor #e intrerupere posi"ili
- I; -
Arhitectura microprocesoarelor C.Burileanu
- e9ista corespon#enta "iuni0oca intre informatia primita #e la periferic si proce#ura
#e raspuns
-#in aceste corespon#ente "iuni0oce perifericul se autoi#entifica in acest fel si ca
in aceasta maniera aP alle!e proce#ura #e#icate acestui periferic
-informatia primita #e la periferic tre"uie sa fie un compromise intre compromisul
perifericului #e a trimite un numar #e "iti si numarului #e periferice se poate
raspun#e cu proce#uri #istincte
aP impune #imensiunea co#ului
aceasta imformatie primita #e la periferic se numeste ti-
-intreruperile 0ectori4ate folosesc a#resarea in#irecta cu memoria
1. aP primeste prin interme#iul unui port un co# pe care il numim tip
5. aP calculea4a a#resa unui 0ector #e intrerupere folosin# aceasta informatie
numita tip
<. a#resa astfel calculata este o a#resa intr-o ta"ela cu 0ectori #e intrerupere
=. aP citeste #in ta"ela 0ectorul #e intrerupere corespun4ator pe care il
foloseste ca sa apele4e proce#ura #e raspuns
2"s. Conform specificului a#resarii cu memoria perifericul nu impune #irect
0ectorul ci a#resa po4itia 0ectorilor este presta"ilita in memorie #arn u si 0alorile
efecti0e.
Pro(0e%e:
1. Marimea 0ectorului #e 1ntrerupere
5. Dimensiunea informatiei furni4ata #e periferic -^ti-_.
<. Marimea ta"elei cu 0ectori #e 1ntrerupere
=. +ocali4area ta"elei cu 0ectori #e 1ntrerupere 1n harta memoriei
1.0ectorul #e intreruperi este o a#resa completa
#imensiunea 0ectorului #e intreruperi \ #imensiunea a#resei complete
5.#imensiunea tip impusa aP se reali4ea4a un compromis intre comple9itatea
informatiei primita #e la periferic si numarul #e periferice #eser0i"ile
<.#imeniunea ta"elei pro#us intre #imeniunea 0ectorilor si nr. #e 0ectori
=. #oua cate!orii #e mp #in punct #e 0e#ere al po4itiei ta"elei cu 0ectori #e
intrerupere
- IH -
Arhitectura microprocesoarelor C.Burileanu
1. aP care spun un#e se afla ta"ela
5. aP poate sa foloseasca anumite 4one
*e!ula. Dupa co#ul #e ^tip_ are n "iti si 0ectorul #e intrerupere are m octeti
#imensiunea:
mE5
n
octeti
)G)MP+&:
-fie aP CISC
- or!ani4are liniara a memoriei, memorie or!ani4at pe octeti, a#rese complete 1;
"iti, co# tip #e H "iti, re!istru suplimentar atri"ut #e arhitectura, poate sa alea!a o
anumita 4ona #e memorie.


procesorul ma o"li!a sa intro#uce in ta"ela #in 5 in 5 #e aceea E5 a#ica pun 7 la
coa#a
1. 0ectorul #e intrerupere are 5 octeti
5. tip are H "iti
<. ta"ela cu 0ectori #e intrerupere 5F;B -5
:
octeti.
=. locali4area ta"elei este la ale!erea utili4atorului
:::F.I =i-,ri de @'trer,-eri -e'tr, P I'te0 @' %od,0 rea0:::
- I: -
Arhitectura microprocesoarelor C.Burileanu
1. Cectorul #e 1ntrerupere are = octeti
5. ti- are : "iti
<. (a"ela cu 0ectori #e 1ntrerupere 1KB
=. +ocali4area ta"elei este presta"ilita
aP Intel 9:; folosesc tehnica intreruperilor pentru sincroni4area aP
-ur matoarele tipuri #e intreruperi la care Intel 9:; raspun#e:
a. cerere #e access #irect la memorie -B&S*`.
-mo# #e raspuns este #e 5 stari
-controler access #irect la memorie e9terna aP
-timp #e raspuns #e 5 stari
". cereri #e intreruperi nemasca"ile, formulate pe terminal speciali4ate 'MI
-Intel imi impune nu #irect 0aloarea a#resei proce#urii #e raspuns ci a#resa
acestei a#rese un#e0a in ca#rul ta"elei 0ectorilor #e intrerupere
c. Intel 9:; in mo# real , cereri #e intrerupere mascate 0ectori4a"ile, cererile #e
intrerupere sunt formulate pe terminal speciali4at numit I'(
Intel9:; un sin!ur fanion 0ali#are cereri #e intreruperi -I6.
Caracteristica interesanta Intel 9:; intreruperi softAare
instructiuni #in setul #e instructiuni la care raspunsul aP este i#entic la o
cerere #e intrerupere masca"ila 0ectori4ata
Intreruperi softAare
- II -
Arhitectura microprocesoarelor C.Burileanu
har#Aare
- intreruperile softAare folosesc aceeasi ta"ela cu 0ectori #e intreruperi ca
intreruperile har#Aare, iar #esfasurarea in timp a instructiune este #e fapt sec0enta
#e instructiuni care repre4inta raspunsul la o cerere #e intreruperi.
#in punct #e 0e#ere al aP mecanismul este acelasi #eoarece octetul numit tip
este primit similar pe ma!istrala #e #ate
a. ca4ul intreruperilor
". e9act la fel in memoria #e pro!ram
-tip-octetul instructiunii curente.
sal0e4 fanioane sti0a
fanion !eneral 0ali# intreruperi
in0ali#e4 o cerere #e functionare pas cu pas
octetul e9ista
octetul nu e9ista
#e#icata situatiei can# tin seama #e #epasirea unei operatii aritmetice
- 177 -
Arhitectura microprocesoarelor C.Burileanu
intoarcere #in proce#ura #e raspuns
*e4er0ate
- 171 -
Arhitectura microprocesoarelor C.Burileanu
CII. DIM)'SI&')A ()MP2*A+A A
A*XI()C(&*II aP&M
:::M.3 6ES:ASURAREA IN =IMP A
INS=RUC=IUNII P= P RISC:::
Desfasurarea in timp a instructiunilor CISC este neuniforma.
)a #epin#e #e comple9itatea instructiunilor
:ie+are i'str,+ti,'e are:
%ai %,0te +i+0,ri %asi'a (M3C M4C MHC....!
:ie+are +i+0, %asi'a are:
%ai %,0te stari (=3C =4C =HC ...!
C8te)a ti-,ri de +i+0,ri %asi'a
ofetch_ -M1. [ i#entifica co#ul instructiunii curente si il a#uce in aP, apoi il
#eco#ifica
prelucare #ate
citeste #in memorie
scrie 1n memorie
citeste #in sti0a
scrie 1n sti0a
citeste #in porturi
scrie 1n porturi
Masina are schemele "loc functionale ca in cap 5
E9e%-0,
- ma!istala #e #ate interna si e9terna pe : "iti
- or!ani4are liniara a memoriei
- a#rese fi4ice pe 1; "iti
- memoria ora!ni4ata pe octeti
- re!istre !enerale pe : "iti concatena"ile c1te #oua: *1, *5,*<, *=, *F, *;
- 175 -
Arhitectura microprocesoarelor C.Burileanu
- Acumulator pe : "iti A
- *e!istru #e fanioane 6 pe : "iti
- 'umarator #e pro!ram PC
- In#icator #e sti0a SP
*e!istru in#e9 IG
*e!istru #e instructiuni *I pe : "iti
si *e!istru #e #ate *D ? '& S&'( A(*IB&() D) A*XI()C(&*A
*e!istru #e a#rese *A
*e!istre temporare A()MP, ()MP, A&G1, A&G5
AUX1 si AUX2 registre cache
ATEMP si TEMP sincroniarea acti!itatii UA"
- re&,0a %i+,0,i i'dia'
I'str,+ti,'ea: (R3!X(RH!
=3 5 a#rese4 co#ul instructiunii curente, sistemul stie ca se afla intr-o
stare speciala
=4 [ a#ucerea cosului instructiunii curente
=H [ co#ul este a#us in *1
- 17< -
Arhitectura microprocesoarelor C.Burileanu
Co'+0,1ii:
1. 2rice #esfasurare in timp se "a4ea4a pe o schema "loc functionala
#ata.
5. Desf in timp are in 0e#ere optimi4area timpului #e e9ecutie pentru o
schema "loc functionala #ata
<. Din acest moti0 sunt stari in care am mai mult #e o actiune
elementara.
Actiuni puse una su" alta \succesi0e-(1.
Actiuni puse pe acelasi ran#\simultane-(5.
=. Se pot #esfasura simultan mai multe actiuni elementare #aca numai
una #intre ele afectea4a ma!istrala interna #e #ate -0e4i e9 (5.
F. 'u se transfera #irect continutul lui *< in *1 pentru ca or!ani4area
fi4ica a setului #e re!istre este #e tip *AM fi4ic [nu se poate scrie si
citi simultan.
- Pe post #e re!istru tampon, interme#iar
*e!istru tampon - nu tre"uie sa fie atri"ut #e arhitectura
- tre"uie sa fie accesi"il
;. Aceste instructiuni se #esfasoara intr-un sin!ur ciclu masina mo#ificat
- 17= -
Arhitectura microprocesoarelor C.Burileanu
I'st r,+ti,'ea (A!X(A!S(R3!
O(ser)atie:
1. (1, (5, (< sunt i#entice pentru M1 [ se repeta pentru fiecare
instructiune
5. Pentru criteriul de (iteza de executie a se o"ser0a (= #in M1 : -5
actiuni simultane
<. (ot pentru criteriul de (iteza de executie, in mo# para#o9al se
#eclansea4a un nou ciclu masina care lasa starea (1 nefolosita
-#e fapt are = stari [ e9ecutia pipeline
-cele 5 instructiuni pot fi suprapuse partial
- orice stare in cerc acces sea4a ma!istrala interna #e #ate, nu
e9ista 57 pe ac. Certicala
- e9ecutia lui 'S3 se reali4ea4a #upa = stari
- 17F -
Arhitectura microprocesoarelor C.Burileanu
=. Desfasurarea propusa pentru instructiunea curenta n permite o
suprapunere partiala cu instructiunea urmatoare pe principiul "en4ii
rulante.
Se casti!a o stare in e9ecutia instructiunii.
=. Suprapunerea nu este uniforma pentru ca instructiunea nu se
#esfasoara uniform
\iS&P*AP&')*) PA*(IA+A SI ')&'I62*MA
F. Atentie la starile care afectea4a ma!istrala interna #e #ate.
I'str,+ti,'ea (A!X(A!S((RKCRF!!
- ne scoate afara #in procesor
A#resare in#irecta prin re!istru
-un octet a#us #in memoria #e #ate
O(ser)atii:
1. A0em < cicluri masina
- 6etch
- M5 [ citire #in memorie un operan# pe :"
- M< [ prelucrare
^stare aP_ este o"li!atoriu numai la inceputul instructiunii
- 17; -
Arhitectura microprocesoarelor C.Burileanu
5. A se remarca (= #in M1 pentru criteriul #e eficienta in 0ite4a
<. Si aceasta instructiune poate fi suprapusa cu urmatoarele
Si aici suprapunerea este partiala si neuniforma
Casti!am o stare #in : efecti0e.
=. Atentie la actiunile elementare care ar putea sa nu incapa intr-o stare
(1 #in M5, #epin#e #e structura concreta
-*F, *;. [ 1; "iti, transferul se face pe ma!istrala #e :"
2 sin!ura #ata accese4 memoria #e pro!ram \i formatul instructiunii
este #e 1 octet%
-ori #e cate ori in *A se 0arsa continutul lui PC
I'str,+ti,'ea (A!X(adr!
- a#resare #irecta>a"soluta a sursei si implicita a #estinatiei
- M1 si M5 - citesc #in memoria #e pro!ram cei 5 octeti care constituie
memoria a"soluta
- M1, M5, M< [ accese4 mem #e pro!ram
- un octet #e co#
- 5 octeti #e a#resa
- M= - asam"le4 octetii sa forme4e o a#resa, accese4 memoria #e #ate
- 17H -
Arhitectura microprocesoarelor C.Burileanu
O(ser)atii:
1. 2 instructiune comple9a , = cilcuri masina, 1< stari
M1 [ fetch pur
M5, M< [ citire #in memoria #e pro!ram
M= [ citire #in mem #e #ate
5. 6ormatul instructiunii are < octeti%
M5,M< accesea4a mem #e pr! pt a citi formatul complet al
instructiunii, ce am in plus fata #e co#
<. Atentie la acele actiuni elementare care pot #ura mai mult #e o stare
)9: (1 #in M=
=. Act elementare formal i#entice cu semnificatii #iferite:
(5 #in M1 a#uc co#ul
(5 #in M5, M< a#uc o a#resa
(5 #in M= a#uc un operan#
- 17: -
Arhitectura microprocesoarelor C.Burileanu
I'str,+ti,'ea (PC!Xadr
- salt cu a#resare #irecta -a#r completa.
- M= \ saltul
O(ser)atii:
1. Instructiune cu patru cilcuri masina. 6ormat pe < octeti [ M1, M5,
M< [ i#entice cu ca4ul prece#ent
5. A se nota utili4area re! A&G1, A&G5
- re!istre tampon
- am ne0oie sa stoche4 temporar a#resa operan#ului -o a#uc in
memorie nu o am in procesor.
- A&G5 si pe urma A&G1 #atorita micului in#ian
<. M= poate fi suprapus cu o instructiune urmatoare pentru ca saltul
inseamna inceputul unei noi instructiuni si se pot suprapune
Din moti0e #e eficienta in timp a#resa #e salt se incarca in *A
Saltul se face in (1 #in M=
&lterior actuali4e4 PC
- 17I -
Arhitectura microprocesoarelor C.Burileanu
Co'+0,1ii fi'a0e -t M.3
Procesoarele CISC, "a4ate pe nucleul pre4 in capitolul 5 [ un CISC
pur [ pre4inta urmatoarele caracteristici a #esfasurarii in timp a
instructiunii:
- instructiunile se #esfasoara neuniform in timp, #epin#e #e
comple9itatea instructiunii
- criteriul #e performanta este 0ite4a in con#itiile #ate
- sunt posi"ile suprapuneri a 5 instructiuni #intr-o sec0enta, mai mult #e
5, #ar in mo# neuniform si oca4ional
- 117 -
Arhitectura microprocesoarelor C.Burileanu
..:::M.4 CRES=EREA VI=E>EI 6E EAECU=IE PEN=RU CISC
EVORUA=E:::
- are in 0e#ere schema "loc functionala #in <.1
- se refera la CISC incepan# cu !eneratia a <-a
A0em in 0e#ere 5 caracteristici fun#amentale pre4entate in <.1:
1. )9istenta mai multor unitati care functionea4a in paralel pentru ca au
functii #istincte
5. )9istenta conceptului #e coa#a #e instructiuni.
6ie un procesor CISC clasic conform cap 5. Are #e efectuat o sec0enta #e
instructiuni care constau in cicluri masina ca mai Nos. Ale!erea este
intamplatoare. Succesiunea #e instructiuni #in punct #e 0e#ere al
ciclurilor masina este intamplatoare.
6ia&ra%a de ti- si%-0ifi+at +, i-ote1e si%-0ifi+atoare:
1. 2rice accesare in memorie #urea4a la fel
5. (oate prelucrarile #e operan4i #urea4a la fel, sunt mai lun!i #ecat
accesul in memorie
<. 'e!liNam suprapunerile oca4ionale si neuniforme #intre 5 instructiuni
succesi0e
- 111 -
Arhitectura microprocesoarelor C.Burileanu
E9e%-0,:
Procesorul are 5 unitati:
- &)
- &IM
Au functii #istincte si pot functiona in paralel
1. &) prelucrea4a operan4i. (oate informatiile #e la ma!istrala nu 0in
#irect ci #e la &IM
2rice informatie spre ma!istrala nu mer!e #irect ci la &IM
5. &IM accesea4a memoria #e #ate si #e pro!ram. )a e le!ata #e
ma!istrala microcalculatorului.
- mentine coa#a #e instructuni plina [ -ri'+i-a0a sar+i'a UIM
\ accesul memoriei #e pro!ram este prioritar fata #e accesul memoriei #e
#ate.
- 115 -
Arhitectura microprocesoarelor C.Burileanu

Co'+0,1ii:
3. E9e+,tia se+)e'te0or de i'str,+ti,'i este %ai ra-ida
4. Vite1a ', e d,(0a
H. Ma&istra0a de date este o+,-ata +o%-0etC +eea +e ', era +a1,0 0a ,'
CISC +0asi+
Co'+0,1ii -e'tr, M.4
- 11< -
Arhitectura microprocesoarelor C.Burileanu
1. CISC incepan# cu !eneratia a <-a , pre4inta urmatoarele caracteristici
#e #esfasurare in timp a instructiunilor
5. Desfasurarea in timp permite suprapunerea sistematica #ar tot
neuniforma a instructiunilor #intr-o sec0enta, e0entual mai multe
instructiunilor
<. Ma!istrala sistemului unica conceptului Con-'eumann este complet
ocupata
- 11= -
Arhitectura microprocesoarelor C.Burileanu
:::M.H CONCEP=ERE 6ES:ASURARII IN =IMP A
INS=RUC=IUNIIROR PEN=RU RISC:::
6esfas,rarea i' ti%- pt un *ISC se "a4ea4a pe urmatoarele premise:
- i'str,+ti,'i0e sunt uniforme ca #esfasurare in timp, toate d,rea1a
a+e0asi ',%ar de stari. Acest lucru este posi"il #eoarece:
a. prelucrarea operan4ilor este reali4ata ca"lat
". e9ista multe re!istre interne ceea ce permite accesarea
memoriei in mult mai putine oca4ii
c. a0em putine instructiuni, co#ificarea este simpla si rapi#a
#. a0em putine mo#uri #e a#resare, ea este simpla si rapi#a
e. format i#entic ca numar #e octeti pentru toate instructiunile si
putine tipuri #e format
Acestea #uc la simplificarea unitatii #e control care este ca"lata
si nu micropro!ramata
E9ista -re%ise +ara+teristi+e t,t,ror ti-,ri0or de
-ro+esoare:
- e9istenta co4ii #e instructiuni
- memorii mici rapi# accesate care sunt memorii tampon pentru #ate si
instructiuni sau #ate
(oate aceste premise permit o #esfasurare uniforma si rapi#a.
&niformitatea permite folosirea pipeline.
Daca presupunem ca toate instructiunile #urea4a ' stari atunci "an#a
rulanta se 4ice ca are ' etaGe sau stadii \i intr-o stare !asim '
instructiuni in #i0erse etape #e #esfasurare.
PremiseleP pipleine \i CPI;3 5 +ara+teristi+a defi'itorie CISC
- 11F -
Arhitectura microprocesoarelor C.Burileanu
E9e%-0,:
6ie instructiunea *ISC care au F stari.
Semnificatii :
S1 [ fetch
S5 [ #eco#ifica
S<, S=, SF [ #epin# #e tipul #e instructiuni
a. pentru instructiunile #e prelucrari #e #ate:
S< [ citeste operan#
S= - prelucrea4a
SF [ scrie re4ultat
". pentru accesarea memoriei #e #ate si>sau #e pro!ram -loa#, store,
salt.
S<, S=, SF [ accesarea memoriei
- 11; -
Arhitectura microprocesoarelor C.Burileanu
- pentru ca re4ultatul pentru salt stie un#e se face saltul
6etch Deco#ifica Citeste Procesea4a Scrie
operan#
operan#
gMP ADD .... .... ....
G2* gMP ADD .... ....
ADD G2* gMP ADD ....
2* ADD G2* gMP ADD
ADD 2* ADD G2* gMP
A'D ADD 2* ADD G2*
S&B A'D ADD 2* ADD
S&B A'D ADD 2*
S&B A'D ADD
S&B A'D
- 11H -
Arhitectura microprocesoarelor C.Burileanu
- can# gMP aNun!e la s+rie o-era'd 5 procesorul stie un#e se face
saltul in acest punct
- CPIJ1 pentru intercalarea cu '2P
- AN6 este instructiune utila, restul instructiunilor in starea 'SK sunt
re4ultate !resite
So0,tii -e'tr, i%-iedi+area o(ti'erii de re1,0tate ero'ate
- impin! sec0enta #e instructiuni ne#orita mai #eparte
- primul re4ultat apare in 'ST
- 11: -
Arhitectura microprocesoarelor C.Burileanu
O-ti%i1area -re)e'irii (0o+arii ,'itatii de +o'tro0 di' +a,1a sa0t,ri0or
ADD r<, r5, r1 [ se a#una continutul lui r1 la cont lui r5 si
re4ultatul se #epune in r<
A'D r7, rF, r;
gMPB r7, eticheta
'2P
........................
eticheta S&B r1, rF, r;
- se face un sir lo!ic intre continutul lui rF si continutul lui r; si re4ultatul
se #epune in r7
'umarul #e '2P-uri care tre"uie a#au!ate #epin#e #e strutura "en4ii
rulante
A'D r7, rF, r;
gMPB r7, eticheta
ADD r<, r5 ,r1 [ intra pe tea0a si se e9ecuta
..................
eticheta S&B r1, rF, r;
Pot schim"a or#inea instructiunilor pentru ca:
- am suficiente re!istre pentru ca instructiunile sa fie pe anumite
sec0ente c0asiin#epen#ente
- pipeline-ul permite intrarea instructiunilor chiar #upa salt
I'tar1ieri di' +a,1a a++es,0,i i' %e%orie
+2AD r1, mem
ADD r<,r5,r1 - continutul lui *1 nu e cel corect % tre"uie intercalate '2P-uri
+2AD r1, mem
'2P
'2P
....
'2P
ADD r<, r5, r1
'umarul #e instructiuni '2P #epin#e #e:
a. structura "en4ii rulante
". numarul #e stari necesare accesarii memoriei
- 11I -
Arhitectura microprocesoarelor C.Burileanu
- #in cau4a #epen#entei #atelor #e utili4are a re!istrelor
- 157 -
Arhitectura microprocesoarelor C.Burileanu
Co'+0,1ii -re0i%i'are:
1. Masurile care tre"uie luate pentru "una functionare ce proce#uri tin #e
utili4area corecta a resurselor procesorului -Soft-ul pentru aceste
procesoare este scris #e fa"ricant.
5. &tili4an# aceste masuri pentru "una functionare CPIi1
CONCRU>II PEN=RU M.H
3. RISC a, i'str,+ti,'i ,'ifor% desfas,rate i' ti%-. A+e0asi ',%ar
de stari +, stari si%i0are.
4. A+easta desfas,rare ,'ifor%a este re1,0tat,0 ,'or +ara+teristi+i
de str,+t,ra si arhite+t,ra +are a, fost tre+,te i' re)ista.
- 151 -
Arhitectura microprocesoarelor C.Burileanu
H. A+easta ,'ifor%itate i' ti%- -er%ite fo0osirea teh'i+ii (e'1ii
r,0a'te de o %a'iera siste%ati+a si ,'ifor%a. S,-ra-,'erea d,+e
0a CPI;3.
I. E9ista %oti)e -e'tr, o s,-ra-,'ere 'e,'ifor%a a i'str,+ti,'ii
(sa0t,ri! a++es,0 %e%orieiC de-e'de'ta date0or de ,ti0i1are a
re&istre0or. I' a+este +a1,ri CPIY3. I' a',%ite +o'ditiiC %as,ri0e
0,ate -e'tr, f,'+tio'area +ore+ta -ot fi o-ti%i1ate ()e1i +a1,0
sa0t,ri0or!.
- 155 -