MP - Cap2 2013

Sisteme cu microprocesoare
Notiuni introductive
Reprezentari
Reprezentarinumerice
numerice
N, in baza b de numarare, n cifre supraunitare (an-1, an-2, ... , a0), si

m cifre subunitare (a-1, a-2, ... , a-m), are valoarea n baza 10:
(N)10 = an-1bn-1 + an-2bn-2 + ... + a1b1 + a0b0 + a-1b-1 + ... + a-mb-m
Ex: N = (1011.11)2
(N)10 = 1*23 + 0*22 + 1*21 + 1*20 + 1*2-1 + 1*2-2 = 8 + 0 + 2 + 1+ 0.5 +
0.25 = 11.7510
(0; 0.4) V -> 0; (2.4; 5) V -> 1
Octal
0
1
2
3
4
5
6
7
Binar
000
001
010
011
100
101
110
111
c 2013 Liviu Kreindler / Aurelian Sarca
Hex
a
0
1
2
3
4
5
6
7
Binar
0000
0001
0010
0011
0100
0101
0110
0111
Hex
a
8
9
A
B
C
D
E
F
Binar
1000
1001
1010
1011
1100
1101
1110
1111
2-1
Reprezentari
Reprezentarinumerice
numerice
( 110 001 011 100 )2

( 6
1
3
4 )8
( 4
3
2
7 )8
( 100 011 010 111 )2
( 1011 1010 0011 0010 )2 ( B

A
3
2 )16
( 4
F
C
2 )16 ( 0100 1111 1100 0010)2
8 biti = octet / byte
cuvinte de: 8 / 16/ 32 / 64 biti
Numere: - intregi fara semn / cu semn

- fractionare
- virgula mobila
2-2
Aritmetica
Aritmeticanumerelor
numerelorntregi,
ntregi,
pozitive
pozitive(fara
(farasemn)
semn)
Adunarea / scaderea.
27 26 25 24 23 22 21 20
1 1 0 1 1 0 1 1 +
0 1 0 0 0 1 1 0
1 0 0 1 0 0 0 0 1
Depasire (overflow / borrow)
Inmultirea: [n] biti x [m] biti -> [n+m]biti
Impartirea: [n] biti : [m] biti -> [n-m]biti
8 biti -> [0, 255] (28-1)
16 biti -> [0, 65535] (216-1)
2-3
Aritmetica
Aritmeticanumerelor
numerelorntregi,
ntregi,cu
cusemn
semn
complement fata de 2 (2's complement)

complement fata de 1 (1's complement)
[X]2 = 2n X ( [X]2 = - X )
Ex: X = 610 = 01102, n=4
[X]2 = 24 - 0110 = 10000 - 0110 = 1010
(a) se inverseaza toti bitii numarului, si se aduna 1 la cel mai putin
semnificativ bit.
De exemplu, fie:
X = 0110
X inversat va fi
1001
se adun 1 1
Rezultat:
[X]2 = 1010
2-4
Aritmetica
Aritmeticanumerelor
numerelorntregi,
ntregi,cu
cusemn
semn
(b) se lasa neschimbate cifrele din numar pna la primul 1, inclusiv

(de la dreapta la stnga), inversndu-se celelalte cifre.
Ex:
X=0110
=>
[X]2 = 1 0 1 0
|
se inverseaza
ramn nemodificate
8 biti -> [-128, + 127]
16 biti -> [-32768, +32767]
Overflow / borrow
Inmultirea separat module, semne
2-5
Aritmetica
Aritmeticanumerelor
numerelorfractionare
fractionare
X = 0 . x7 x6 ... x0 => [X]10 = x7 2-1 + x6 2-2 + ... + x0 2-8

N = 0.00000000 = 0/256 = 0
N = 0.11111111 = 255/256 = 0.99609375
1 bit = 1/256 = 0.00390625
Q15 -> 16 biti, 1 de semn
[-1, +1); 1 bit = 2-15
eroare de trunchiere
eroare de rotunjire
2-6
Reprezentarea
Reprezentareanumerelor
numerelorreale
reale(floating-point)
(floating-point)
Simpla precizie 32 biti:

- Exponent 8 biti: intreg, cu semn: [-128, +127]
- Mantisa 24 biti: fractionar cu semn, subunitar (Q23): [-1.,
+1.)
- Gama de valori:
-
Minim: 2-127 = 5.87747 * 10-39

Maxim: 2127 = 1.70141 * 10+38
Precizia (1 bit): 2-23 = 1.19209 * 10-7
(7 biti)
Exponent
(23 biti)
Mantisa
Valoare numar:
N = 2Exponent * Mantisa
2-7
Logica
Logicabooleana
booleana
Postulate
x = 0 daca x 1
0 =1
0 0 = 0
1 1 = 1
10 = 0
x = 1 daca x 0
1= 0
1+1 = 1
0+0 =0
0 +1 = 1
Teoreme cu o singura variabila
x +1=1
x+0 = x
x+ x = x
x 0 = 0
xx = x
x+ x =1
xx = 0
x 1 = x
x = x
2-8
Teoreme cu 2 sau 3 variabile
x+ y = y+ x
x + (x y) = x
Logica
Logicabooleana
booleana
x y = y x
x (x y) = x
(x y) + y = x + y
(x + y) y = x y
x + y + z = x + ( y + z) = (x + y) + z
x y z = (x y) z = x ( y z)
(x y) + (x z) = x ( y + z)
Teoreme cu n variabile
( x + y + z + ...) = x y z ...
(Teoremele De Morgan)
( x y z ...) = x + y + z + ...
(Teroremele expansiunii)
f ( x 1 , x 2 ,..., x n ) = [ x 1 f (1 , x 2 ,..., x n )] + [ x 1 f ( 0 , x 2 ,..., x n )]

f ( x 1 , x 2 ,..., x n ) = [ x 1 + f ( 0 , x 2 ,..., x n )] [ x 1 + f (1 , x 2 ,..., x n )]
2-9
Porti
PortiLogice
Logice
Poarta TTL (Transistor Transistor Logic)
logic 1: (2 - 5) V
logic 0: (0 0.8) V
+5V
Intrari
4.7k
1k
160
Intrare
A
B
Iesire
C
470
Iesire
Tabela logica a portii TTL
Functie: implementarea electronica a unei functii logice binare
2 - 10
2 - 11
2 - 12
2 - 13
Porti
PortiLogice
Logice
AND
OR
NAND
NOR
XOR
NXOR
A
B
f=AB
A
B
AND
A
B
f=A+B
A
B
OR
f=AB
NAND
A
B
XOR
f=A+B
NOR
f=A + B
A
B
f=A . B
Ex-NOR
2 - 14
Porti
PortiLogice
Logice
Inversorul
A f
f=A 0 1
1 0
(a)
"1"
Reprezentari logice alternative

A
B
f=AB
A
B
f=A+B
(a)
A
B
f=A+B
A
B
f=A B
A
B
f=A + B
A
B
f=A B
(b)
A
A
f=A1=A
A
B
f=AB
(c)
f = A+0 = A
(b)
A
B
f=A+B
(d)
2 - 15
Poarta
PoartaTri-State
Tri-State//Buffer
Buffer//Circuit
CircuitTampon
Tampon
A1
E
A
A
x
0
1
E
Out
E
0
1
1
Out
High z
0
1
(a)
Out
A
x
0
1
E
0
1
1
Out
High z
1
0
(b)
1
EA1
A2
A3
A4
0
EA3
0
EA4
EA2
EB1
EB2
B1
B2
EB3
EB4
B4
B3 = A1
Functie: permite transferul informatiei pe o cale comuna mai
multor circuite, prin posibilitatea de izolare / transfer
controlat a semnalului logic de intrare de / la cel de iesire
2 - 16
Bistabilul
BistabilulDD
Q
Q
Clk
Dt
Qt
Dt+dt
Q t + t = ( D Q + D Q ) t = D t
Functie: implementarea electronica a unei celule (bit) de memorie
2 - 17
Bistabilul
BistabilulDD
Bistabilul D cu inscriere pe nivel

Q
Clk
Clk
1
Clk 0
1
D
0
1
Q 0
1
Clk 0
1
D
0
1
Q 0
(a)
(b)
Bistabilul D cu inscriere pe front

Q
Clk
1
Clk 0
1
D
0
1
Q 0
Clk
1
Clk 0
1
D
0
1
Q 0
(a)
(b)
2 - 18
Bistabilul
BistabilulDD
Semnalele Set, Reset
S
D
Clk
* (operare normala)
- (interzis)
Q
Q
Clk
R
Conversia din bistabile JK sau RS in bistabile D
D
Clk
Clk
2 - 19
Bistabilul
BistabilulDD
1
Clk
tw
1
D
t su
th
tw latime puls (width)

tsu timp stabilire (setup)
th timp de mentinere (hold)
2 - 20
Registre
Registreparalele
paralele
Schema bloc
Transfer
date iesire
A7
D
D
7A
READ
A6
D
0A
6A
A0
Reg.A
Clk
D
7B
WRITE
B7
D
6B
B6
D
0B
B0
Reg.B
date intrare
Transfer
Functie: implementarea electronica a unui cuvant de memorie

2 - 21
Registre
Registreseriale
seriale
Schema bloc
D
P
J7
J6
J0
K7
K6
K0
Clk
Transfer
S
S Clk
Reg. A
Clk
1
Reg. B
1
inainte de transfer
S
S Clk
Reg. B
Reg. A
Clk
1
dupa transfer
Clk
S
S Clk
2 - 22
Registre
Registre
Registre Latch
Registre cu iesiri tri-state
Date intrare
Clk
D7
Reg.Latch
Q7
R
D0 Clk
Date intrare
D7
Clk
D0 Clk
Reg.Tri-State
Q0
Q7
Q0
R
Date iesire
Date iesire
2 - 23
Multiplexoare
Multiplexoare
f = E (A B D 0 + A B D1 + A B D 2 + A B D 3
E
D3
D3
D2
D1
D0
Mux
4 la 1
D2
(a)
A B
D3
D2
D1
D0
D1
D0
(c)
(b)
Functie: implementarea unui circuit de transfer la iesire a unei

2 - 24
intrari,
functie
de combinatia semnalelor de selectie
c 2013 Liviu Kreindler
/ Aurelian
Sarca
Decodificatoare
Decodificatoare
A O0 O1 O2 O3 O4 O5 O6 O7
A B C
cod intrare
Decod
3 la 8
O0
O1
O2
O3
O4
O5
O6
O7
Functie: activarea unica a unuia dintre semnalele de iesire,

corespunzator combinatiei semnalelor de selectie
2 - 25
Circuite
CircuiteLogice
LogiceProgramabile
Programabile(PLD)
(PLD)
PLD (Programmable Logic Device)

- PLA Programmable Logic Array
- PROM Programmable Read Only Memory
- FPLA Field Programmable Logic Array
- FPGA FIeld Programmable Gate Array
P-term (product term)
A
A
B
B
C
C
A B C
(a )
(b )
2 - 26
Circuite
CircuitePLA
PLA
X = p + q + r + s = ABCD + ABCD + EF
linii P-term
A
B
Fuzibil intreg
C
D
E
F
2 - 27
Circuite
CircuitePROM
PROM
A
B
C
P0
P1
P2
P3
P4
P5
P6
P7
O/P0
O/P1
O/P2
linii P-term fixe
O / P0 = P0 + P2 = CBA + CBA
O / P1 = P2 + P4 = CBA + CBA
O / P2 = P3 + P4 + P5 = CBA + CBA + CBA
2 - 28
Circuite
CircuiteFPLA
FPLA
linii P-term
A
B
C
D
P0
P1
P2
P3
O/P0
O/P1
O/P2
2 - 29
Circuite
CircuiteFPGA
FPGA
Macrocelula
I/O
de la reteaua
AND
set
multiplexor
Q
selectie
D
clk
iesiri
reset
catre reteaua
AND
MUX control
multiplexor
reactie iesiri
MUX control
2 - 30

MP - Cap2 2013

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

MP - Cap2 2013

Încărcat de

Drepturi de autor:

Formate disponibile

Sisteme cu microprocesoare

N, in baza b de numarare, n cifre supraunitare (an-1, an-2, ... , a0), si

c 2013 Liviu Kreindler / Aurelian Sarca

( 110 001 011 100 )2

( 1011 1010 0011 0010 )2 ( B

Numere: - intregi fara semn / cu semn

c 2013 Liviu Kreindler / Aurelian Sarca

c 2013 Liviu Kreindler / Aurelian Sarca

complement fata de 2 (2's complement)

c 2013 Liviu Kreindler / Aurelian Sarca

(b) se lasa neschimbate cifrele din numar pna la primul 1, inclusiv

c 2013 Liviu Kreindler / Aurelian Sarca

X = 0 . x7 x6 ... x0 => [X]10 = x7 2-1 + x6 2-2 + ... + x0 2-8

c 2013 Liviu Kreindler / Aurelian Sarca

Simpla precizie 32 biti:

Minim: 2-127 = 5.87747 * 10-39

Teoreme cu o singura variabila

Teoreme cu 2 sau 3 variabile

f ( x 1 , x 2 ,..., x n ) = [ x 1 f (1 , x 2 ,..., x n )] + [ x 1 f ( 0 , x 2 ,..., x n )]

Poarta TTL (Transistor Transistor Logic)

Tabela logica a portii TTL

Functie: implementarea electronica a unei functii logice binare

c 2013 Liviu Kreindler / Aurelian Sarca

c 2013 Liviu Kreindler / Aurelian Sarca

c 2013 Liviu Kreindler / Aurelian Sarca

c 2013 Liviu Kreindler / Aurelian Sarca

Reprezentari logice alternative

c 2013 Liviu Kreindler / Aurelian Sarca

c 2013 Liviu Kreindler / Aurelian Sarca

Bistabilul D cu inscriere pe nivel

Bistabilul D cu inscriere pe front

c 2013 Liviu Kreindler / Aurelian Sarca

Semnalele Set, Reset

Conversia din bistabile JK sau RS in bistabile D

c 2013 Liviu Kreindler / Aurelian Sarca

tw latime puls (width)

c 2013 Liviu Kreindler / Aurelian Sarca

Functie: implementarea electronica a unui cuvant de memorie

c 2013 Liviu Kreindler / Aurelian Sarca

Registre cu iesiri tri-state

c 2013 Liviu Kreindler / Aurelian Sarca

Functie: implementarea unui circuit de transfer la iesire a unei

Functie: activarea unica a unuia dintre semnalele de iesire,

PLD (Programmable Logic Device)

c 2013 Liviu Kreindler / Aurelian Sarca

c 2013 Liviu Kreindler / Aurelian Sarca

linii P-term fixe

c 2013 Liviu Kreindler / Aurelian Sarca

c 2013 Liviu Kreindler / Aurelian Sarca

S-ar putea să vă placă și