Ghid de folosire al programului Xillinx

Crearea unui nou proiect în Xillinx

1. După ce deschidem aplicația, din meniul File, selectăm opțiunea New Project…
2. În fereastra deschisă, dăm un nume proiectului și selectăm folderul în care dorim sa fie
salvat. După acest pas, selectăm Next.

3. În continuare, vom selecta “Spartan - 3E Starter Board” pentru câmpul Evaluation

Development Board. Dăm click pe Next, iar mai apoi Finish.
 Deschiderea unui proiect
1. Pentru a deschide un proiect deja realizat, din meniul File -> Open Project. Din
fereastra nou deschisă, alegem fișierul cu extensia .xise.

Închiderea unui proiect

1. Pentru închiderea unui proiect a cărui implementare am terminat-o, din meniul File ->
Close Project.

Adăugarea fișiere sursă

1. Pentru a adăugă fișiere sursă în proiectul nou creat, din meniul Project, selectăm opțiunea
New Source.
2. În fereastra nou deschisă, alegem opțiunea “Verilog Module” și dăm un nume modulului
nostru. Avem grijă să fie bifat “Add to project” și dăm click pe Next -> (Accept) -> Next -
> (Accept) ->Finish.
 3. În fișierul generat, implementăm funționalitatea pe care dorim să o îndeplinească modulul
nostru.

Notă! Dacă dorim să atașăm fișiere sursă create anterior proiectului nostru, din meniul Project ->
Add source. În fereastra nou deschisă, vom selecta fișierul dorit, fișier ce are extensia .v .

Sintetizarea unui modul

1. După ce am terminat de implementat, dorim să sintetizăm modulul. Din fereastra Design,

aflată in partea stângă, avem grijă să ne aflăm în modul “Implementation”, și vom da dublu-
click pe “Synthesize -XST”.
 2. Dacă procesul de sintetizare a reușit, vom primi bifa verde din imaginea de mai sus. În
cazul în care avem erori sau warning-uri simboluri pentru acestea vor fi ca cele de mai sus.

Realizarea unui test

1. În continuare, vom realiza fișierul de test. Din meniul, Project selectăm New Source. De
data acesta, nu vom mai selecta “Verilog Module”, ci vom alege “Verilog Test Fixture”.
Acordăm un nume testului nostru și dăm Next.
2. Selectăm modulul pentru care vrem să facem testarea și dăm Next -> (Accept) -> Finish.
3. Deschidem fișierul de test. Din fereastra Design, selectăm modul “Simulation”.
4. Adăugăm stimuli modului nostru pentru a vedea dacă îndeplinește funcționalitatea dorită
de noi. Acest lucrul îl facem prin a a da valori intrărilor.

Realizarea simulării
1. Salvăm toate fișierele sursă atașate proiectului nostru, iar pentru simulare, din fereastra
Design, modul “Simulation”, selectăm ISim Simualtor -> Simulate Behavioral Model.
2. Pentru a scala și a observa mai ușor modificări în fronturile de undă, în fereastra nou creată,
vom face un “Zoom to Full View” ca în imaginea de mai jos.

3. În final ne uităm pe fronturile de undă pentru a verifica funcționalitatea modului nostru.

Pentru a validarea circuitului trebuie sa ne asigurăm că modul nostru răspunde correct la
 toate combinațiile valide ale intrărilor. Pentru apariția cursorului, se da click în diagrama
fronturilor de undă.

4. Pentru a mări timpul de simulare, se va introduce noul interval de timp pentru care dorim
să simulăm, iar mai apoi vom reporni simularea cu dând click pe “Re-launch”.

5. Pentru a ne poziționa la începutul sau finalul simulării ne vom folosi de următoarele două
butoane.
6. Pentru a vedea ce valori ia un semnal de-a lungul simulării noastre, îl vom selecta și cu
ajutorul următoarelor doua butoane, vom naviga în diagrama fronturilor de undă.