1. Dupa subciclul de intrerupere urmeaza intodeauna subciclul de -extragere 2. Np/q=C+r/q reprezinta relatia de conversie - din baza p in baza q 3.

Operatia de impartire cu refacerea restului partial incepe cu - deplasarea spre stanga a registrului combinat A_Q 4. Magistralele primare sunt - cele pe care circula datele 5. Cel mai mare numar denormalizat, in valoare absoluta, care poate fi reprezentat in simpla precizie este 1.18x10 la puterea -38 6. O magistrala de extensie de tip magistrala locala este caracterizata prin faptul ca - conecteaza unitatile rapide la magistrala UCP 7. Reprezentarea in MS a numarului -12 (pe 4 + 1 biti) este - 11100 8. Incosistenta memoriei cache trebuie evitata -in cazul sistemelor multiprocesor si in cazul sistemelor uniprocesor daca exista un controler sau procesore de I/E care are un acces direct la memoria principala independenta de UCP. 9. Problema indisponibilitatii intrstructiunilor se rezolva prin - Utilizare unor buffere pentru memorarea instructiunilor si a datelor 10. Campul de acces al tabelei de pagini specifica - tipul operatiilor care pot fi executate asupra paginii (citita, citita si scris, sau executata) 11. Registrul de date este utilizat pentru - a aduce datele si instructiunile din memorie 12. In cazul unitatilor de memorie cu acces direct timpul de acces este - variabil 13. Bitul de modificare (dirty bit) este utilizat in cazul strategiei - write-back 14. In cazul planificarii sistemelor pipeline prin latenta se intelege -numarul ciclurilor de ceas care separa aplicarea datelor de intrare 15. Ce reprezinta figura urmatoare? - Un sumator paralel de n biti (un sumator serie de n biti/un sunmator cu anticiparea transportului de n biti) 16. O ierarhie de memorii prevede ca cel mai aproape de procesor sa gaseasca - unitatea de memorie cea mai rapida, cu dimensiunea cea mai redusa si costul cel mai ridicat 17. La o arhitectura de tip matrice sistolica elementele de procesare sunt aranjate intr-o structura de tip - pipeline 18. O instructiune orizontala este interpretata in modul urmator - Se activeaza toate semnalele de comanda carora le corespunde un bit de 1 in campul semnalelor de comanda si se dezactiveaza cele carora le corespunde un bit de 0. Daca conditia indicata de campul de conditie este falsa se executa urmatoarea microinstruciune din microprogram. Conditia indicata de campul de conditie este adevarata, se executa microintructiunea indicata de campul de adresa. 19. In cazul inmultirii Booth daca doi biti succesivi ai inmultitorului sunt 11 se efectueaza - o deplasara a produsului partial la dreapta

20. In cazul metodei EPIC planul de executie al programului este elaborat de - compilator 21. Arhitectura SISD se refera la calculatoarele in care - care executa la un moment dat o singura instructiune 22 O adresa virtuala se converteste intr-o adresa reala in modul urmator: - Adresa de baza virtuala se converteste intr-o adresa de baza reala, utlizand TLB, iar deplasamentul ramane nemodificat 23. Compilatorul calculatoarelor RISC - maximizeaza utlizarea registrelor si minimalizeaza astfel accesurile la memoria principala 24. In codul Gray - trecerea de la o cifra zecimala la urmatoarea necesita modificarea unui singur bit 25. Semisumatorul elementar are -doua intrari si doua iesiri 26. Un proces consta din - segmente de cod si segmente de date mapate intr-un spatiu virtual de adresare 27. In cazul metodei scoreboard, o instructiune va fi lansata in executie daca -Unitatea functionala este disponibila si nu exista alta instructiune activa care utilizeaza aceasi registru de destinatie 28. Un etaj de prelucrare poate fi format dintr-un circuit - secvential, combinational sau inteligent 29. Salturile conditionate sunt mai greu de gestionat de un sistem pipeline deoarece - nu se cunoaste calea ce va fi urmata decat dupa executia instructiunii 30. In cazul inmultirii Booth rezultatul se formeaza in -registrul combinat A_Q de 2n+2 biti 31. In cazul impartirii cifra catului Q0 se calculeaza cu relatia - Q0 <- NOT an 32. La arhitecturile RISC instructiunile complexe sunt implementate prin - functii care utilizeaza instructiunile existente 33. Un numar reprezentat in VM care are C=255 si F diferit de 0 reprezinta - NaN 34. In cazul metodei Tomasulo, in campul de marcaj al unui registru va fi memorata - eticheta registrului sursa 35. Ce reprezinta figura urmatoare (un dreptunghi cu ss in mijloc) -un semisumator elementar (un circuit elementar de inmultire/un sumator elementar) 36. La arhitecturile cu flux de date instructiunile si datele sunt memorate - intr-o memorie unica 37. Bufferul de translatare (TLB) este - o tabela de conversie a adreselor de baza virtuala in adrese de baza reala amplasata in memoria rapida din UCP 38. Primul rezultat al unui sistem pipeline va fi elaborat - dupa timpul necesar parcurgerii tuturor etajelor de catre primul subproces 39. Un sumator de n biti calculeaza suma celor doua numere dupa - n ciclii de ceas 40. In cazul memorie cache cu mapare directe la un esec la cautare are ca efect - transferarea in memoria cache a marcajului si a datei cu acelasi index 41. Reprezentarea in C1 a numarului -9 (pe 4+1 biti) este -10110 42. Magistrala PCI este - o magistrala la care se conecteaza periferice rapide

43. Cel mai mic numar denormalizat, in valoare absoluta, care poate fi reprezentat in simpla precizie este - 1.4x10 la puterea -45 45. Tehnica superthreading permite ca in fiecare ciclu de ceas sa fie furnizate mai multe instruciuni - apartinand aceluiasi fir de executie 46. La inmultirea a doua cifre binare, produsul este 1 numai daca deinmultitul si inmultitorul sunt - 1 si 1 47. In organizarea look-trought memoria cache si memoria principala sunt conectate - printr-o magistrala separata (locala) care este izolata de magistrala sistem 48. La un sistem de numeratie pozitional - fiecare cifra contribuie la valoarea numarului cu o pondere data de puterea bazei 49. Stiind ca in cazul utilizarii combinata a segmentarii si paginarii adresa virtuala are trei campuri, cate campuri are adresa reala corespunzatoare - doua campuri; adresa de baza si deplasamentul 50. O UCC microprogramata functioneaza astfel -Pentru executia instructiunii din RL logica de secventiere activeaza un semnal de citire a memorie de comanda. Cuvantul a carei adresa este specificata in registrul de microadrese va fi citit si depus in registrul de microinstructiuni. Continutul registrului de microinstructiuni activeaza semnalele de comanda si genereaza informatii despre adresa urmatoare pentru logica de secventiere. Logica de secventiere incarca o noua adresa in registrul de microadrese, pe baza informatiilor despre adresa urmatoare de la registrul de microinstructiuni si a indicatorilor de conditii ai UAL. 51. Contorul de program este un registru din procesor care - memoreaza adresa instructiunii ce urmeaza sa fie executata 52. In cazul metodei scoreboard, tabela de stare a instructiunilor arata - daca o instructiune este lansata in executie si in ce faza se gaseste 53. Memoria principala este considerata - memoria RAM 54. Codul NBCD are ponderile -8421 55. Conectorii de extensie fac parte integranta din - magistrala de I/E 56. Un vector de coliziune este un -sir de cifre binare de lungime N-1. unde N este latenta interzisa maxima din lista latentelor interzise 57. Un cod se numeste autocomplementar daca - cuvantul de cod al complementului fata de 9 al cifre N (deci 9-N) se poate obtine din codul cifrei N prin complentarea fiecaruia din cei 4 biti 58. Arhitecturile RISC sunt caracterizate de - utilizarea sistemelor pipeline 59. Un hazard de tip RAW se poate rezolva prin - inserearea unor instructiuni independete dupa prima instructiune care trebuie sa scrrie in registru 60. Celula D utilizata in cazul impartirii matriciale implementeaza functiile (patrat cu D mij) - z=x minus y minus t pentru a=0 si z=x, pentru a=1 61. In cazul arhitecturilor hibride cele mai bune rezultate se obtin prin - utilizarea paralelismului de date

62. Magistrala AGP este superioara magistralei PCI deoarece - este dedicata adaptoarelor grafice 63. Vectorul de coliziune corespunzator listei latentelor interzise (4,1,0) este - (10011) 64. In cazul utilizarii combinate a segmentarii si a paginarii adresa virtuala - contine un index de segment si un index de pagina 65. In cazul impartii cu refacerea restului partial succesiunea operatiilor desfasurate pe doi pasi consecutivi este - A<-A-B , A<-A-B+B , A<- 2*A , A<-2*A-B 66. Pentru trecerea de la un tip de operatie la altul in cazul sistemului pipeline static trebuie - sa goleasca etajele sistemului 67. In cazul predictiei statice a salturilor - se decide inainte executiei instructiunii de salt preincarcarea instructiunilor dintr-una din cele doua 68. Prin microoperatie se intelege - operatia elementara care se desfasoara pe durata unei perioade de ceas 69. Codul Gray este - neponderat 70. In cazul memoriei virtuale prin mapare dinamica se intelege sitatia in care - spatiul adreselor fizice se modifica pe durata executie programului 71. Subciclul de intrerupere este compus din urmatoarele microinstructiuni - t1: RD<-PC t2: RA<-Adresa_salvare PC<-Adresa_rutina t3: Mem <- RD 72. Care este tipul de celula de memorie care necesita reimprospatare? - DRAM 73. Subciclul de extragere este compus din urmatoarele microinstructiuni - t1: RA<_PC t2: RD<_MEM PC<_PC+1 t3: RI<_RD 74. Registrul de instructiuni primeste instructiunea ce urmeaza sa fie decodificata - de la registrul de date 75. La o arhitectura de tip matrice sistolica fiecare element de procesare dintr-un ciclu de procesare - executa aceasi operatie asupra unor date diferite 76. Magistralele primare sunt - cele pe care circula datele 77. Tehnica superthreading are performante limitate din cauza - paralelismului redus la nivelul instructiunilor 78. Pentru a se reduce efectul salturilor asupra performantelor unui sistem pipeline se pot utiliza urmatoarele tehnici - predictia salturilor, intarzierea salturilor si preincarcarea multipla 79. In cazul inmultirii Booth daca doi biti succesivi ai inmultitorului sunt 10 se efectueaza - o scadere a deinmultitului urmata de o deplasare a produsul partial la dreapta 80. Reprezentarea in C2 a numarului -14 (pe 4+1 biti) este - 10010

81. Un multicalculator este caracterizat de faptul ca - fiecare procesor are o memorie locala proprie si nu poate adresa direct memoriile locale ale altor procesoare. 82. Utilizarea unui numar mare de registre este una dintre caracteristicile distinctive ale arhitecturilor - RISC 83. Procesoarele superpipeline asigura cresterea ratei de transfer prin - marirea numarului de etaje de prelucrare a sistemului pipeline 84. Registrul de adresa este utilizat pentru - a pastra adresa din memorie a operandului sau instructiunii ce urmeaza sa fie adus in registrele procesorului 85. Un timp de acces la memorie mai mic implica - un pret pe bit mai mare 86. In cazul unitatilor de memorie cu acces aleator timpul de acces este - constant 87. Caracteristica unui numar reprezentat in VM este un numar - pozitiv 88. In cazul memoriilor organizate dupa metoda 1D cuvintele de memorie sunt amplasate sub forma - vectoriala 89. Ciclul C0a1C1a2C0 poate fi reprezentat ca cilcul - C=(2,5) 90. Reprezentarea in C2 a numarului -13 (pe 4+1 biti) este - 10011 91. Hazardul RAW se produce atunci cand - o instructiune citeste un registru inainte ca o instructiune precedenta sa scrie in acel registru 92. La iesirea unui sistem pipeline este elaborat un rezultat - in fiecare ciclu de ceas 93. Planul de executie al programului in cazul metodei VLIW este elaborat de - compilator 94. Dispozitivul slave este acel dispozitiv care - asteapta cererea de transfer de date pe magistrala 95. In fiecare din momentele T1,T2,...,Tn generate de generator de faze utilizat de UCC cu decodificator - sunt activate semnalele de comanda cerute de codul instructiunii 96. In organizarea look-through - magistrala sistem nu este ocupata cu transferul blocurilor de date intre M1 si M2 97. In strategia write-back - cuvantul modificat este copiat in memoria principala in momentul eliminarii din memoria cache a blocului din care face parte 98. Prin localitate temporala se intelege faptul ca - datele sau instructiunile referite recent au o probabilitate ridicata de a fi referite in viitorul apropiat 99. O microinstructiune orizontala este interpretata in modul urmator - Se activeaza toate semnalele de comanda carora le corespunde un bit de 1 in campul semnalelor de comanda si se dezactiveaza cele carora le corespunde un bit de 0. Daca conditia indicata de campul de conditie este falsa, se executa urmatoarea microinstructiune din microprogram. Conditia indicata de campul de conditie este adevarata, se executa microinstructiunea indicata de campul de adresa.

100. Ce reprezinta figura urmatoare (incepe cu un patratel cu OV in mij)? - un sumator paralel de n biti 101. Daca adresa virtuala de baza nu se gaseste in TLB se procedeaza astfel - blocul care contine adresa virtuala cautat este adus din memoria primara in TLB 102. Prin paralelism la nivel de instructiune se intelege - posibilitatea de executie simultana a instructiunilor independete. 103. Inmultirea prin metoda Booth opereaza asupra unor numere reprezentate in - C2 104. Memoria cache este - utilizata temporar pentru pastrarea unei portiuni a datelor si instructiunilor in vederea utilizarii imediate. 105. Un sumator serie de n biti calculeaza suma celor doua numere dupa - n cicli de ceas 106. In cazul stivei implementate in memorie - adresa de baza a stivei ramane fixa, in timp ce adresa care indica varful stivei se modifica la fiecare operatie de introducere si eliminare din stiva 107. Magistrala VESA a fost proiectata pentru procesorul -486 108. Strategia cel mai putin recent utilizata de inlocuire blocurilor are dezavantajul ca - necesita o logica complicata care poate mari timpul de acces la memoria cache 109. In cazul metodei scoreboard, tabela de stare a unitatilor functionale urmareste hazardurile - war 110. Pentru pastrarea oridinii de executie a instructiunilor intre care exista dependente un procesor superscalar utilizeaza - metoda tabelei de rezultate 111. Latenta interzisa este - numaru de ciclii de ceas dintre doua semne x ale aceluiasi etaj 112. Indicatorul de conditie Zero din cuvant de stare al programului are valoarea 1 atunci cand - rezultatul operatiei este zero 113. Baza unui sistem de numeratie este data de - numarul de simboluri permise pentru reprezentarea numerelor 114. In cazul impartirii cu refacerea restului partial - bitul Qn nu participa la deplasare 115. Tehnica pipeline reprezinta o metoda de imbunatatire a performantelor -unui procesor 116. Timpul de acces a memoriei cache in comparatie cu cea a memoriei principale este - mai mic 117. Care este rolul registrului B din schema urmatoare - memoreaza unul dintre cele doua numere ce trebuie adunate 118. Existenta unui numar redus de formate ale instructiunilor este caracteristica - arhitecturilor RISC 119. In cazul metodei scoreboard, care sunt instructiunile care se executa in ordinea din program - instructiunile dependente 120. In cazul inmultirii Booth rezultatul se gaseste in registrul combinat A_Q pe primele - 2n+1 pozitii 121. Magistrala ISA a fost utilizata in versiunile - de 8 si 16 biti

122. Problema intarzierii introduse de etaje se rezolva prin - realizarea mai multor copii ale etajului care produce intarzierea 123. Un ciclu instructiune reprezinta - totalitatea prelucrarilor efectuate de UCP pentru executia unei singure instructiuni 124. Intr-o arhitecturile cu flux de date statica o instructiune este validata atunci cand - toti operanzii necesari sunt receptionati si o alta instructiune asteapta rezultatul acestei instructiuni 125. Indicatorul de conditie Egal din cuvant de stare al programului are valoarea 1 auntci cand - rezulta o egalitate in urma unei operatii de comparare 126. Cadrele de pagina sunt - blocuri de memorie de aceasi dimensiune cu paginile 127. La o UCC cu decodificator codul instructiunii ca fi decodificat cu ajutorul unui decodificator care - activeaza un singur semnal de iesire 128. Reimprospatarea este operatia prin care - informatia este rescrisa in memorie 129. In cazul inmultirii Booth daca doi biti succesivi ai inmultitorului sunt 01 se efectueaza - o adunare a deinmultitului urmata de deplasarea produsului partial la dreapta 130. In cazul impartirii cu refacerea restului partial rezultatul final se regaseste astfel - catul in registrul Q, restul in registrul A. 131. In cazul metodei Tomasulo, magistrala comuna de date permite ca - o instructiune aflata in curs de executie sa poata avea acces la rezultatul unei instructiuni precedente inainte ca rezultatul acestei instructiuni sa fie inscris in registrul destinatie 132. Conversia unui numar intreg din baza p in baza q cu proprietatea q=pr, unde r este numar intreg, se realizeaza mai simplu prin - partitionarea de la dreapta spre stanga a numarului din din baza p in grupe de cate r cifre si inlocuirea fiecarei grupe cu echivalentul sau in baza q 133. La un multicalculator transferul datelor intre doua noduri care nu sunt interconectate - se realizeaza utilizand un mecanism cu transmitere de mesaje. 134. Un numar reprezentat in VM care are C=255 si F=0 reprezinta - + sau infinit 135. In cazul magistralei sincrone - fiecare transfer dureaza un numar intreg de perioade de ceas 136. Un etaj al unui sistem pipeline consta - dintr-un registru de intrare si un circuit de prelucrare 137. Strategiile de inlocuire a blocurilor din memoria cache stabilesc - care bloc trebuie eliminat atunci cand blocul ce trebuie adus nu mai are loc 138. Calculatoarele CISC sunt caracterizate de - un numar mare de instructiuni, un numar mai mare de noduri de adresare, o putere de calcul mai ridicata a instructiunilor individuale, registre mai specializate 139. Metoda Hamming se utilizeaza pentru - corectarea erorilor 140. In cazul sistemului de bus mastering, prioritatile stabilite de unitatea ISP sunt: - Reimprospatarea memorie/Transferuri DMA/ Unitatea procesor UCP/ Placi busmaster 141. Sumatorul serie de n biti se compune din - doua registre de deplasare de cate n biti fiecare, cu posibilitatea de incarcare paralele, un sumator elemtentar si un element de intarziere de un tact.

142. Subciclul de indirectare urmeaza intodeauna dupa subciclul de - extragere 143. In cazul sistemelor de operare multitasking procesoarele sunt izolate intre ele deoarece -au spatii de adresa distincte si nu pot accesa in mod direct datele celorlalte procese 144. Organizarea look-aside are dezavantajul ca - transferurile de blocuri intre M1 si M2 ocupa magistrala sistem, care nu va fi disponibila pentru alte operatii, cum sunt transferurile de I/E 145. Procesoare vectoriale de tip pipeline sunt controlate de - siruri continue de date 146. Adresa de inceput a paginii in memoria principala se calculeaza cu relatia - nr. Cadru x dim.cadru+deplasament 147. Prin paralelism la nivel de instructiune se intelege - posibilitatea de executie simultana a instructiunilor independete 145. In figura se prezinta tabela de rezervare a unui sistem pipeline -static cu 3 etaje(staticu cu 5 etaje/dinamic cu 3 etaje) 146. Memoria virtuala are rolul - de a permite utilizarea memorie principale si a celei secundare ca pe o memorie unica adresabila direct 147. In cazul metodei scoreboard, un registru sursa este disponibil daca - nu apare ca registru destinatie pentru nici o unitate anterioara 148. Ce reprezinta blocurile S0-Sn-1 din schema urmatoare? - Sumatoare elementare 149. O microinstructiune este formata din urmatoarele campuri - campul semnalelor de comanda pentru controlul UCP, campul semnalelor de comanda pentru magistrala siste, campul de conditii, campul de adresa 150. In cazul inmultirii Booth daca doi biti succesivi ai inmultitorului sunt 00 se efectueaza - o deplasare a produsului partial la dreapta 151. Magistrala cea mai eficienta este magistrala - asincrona 152. La un sistem multiprocesor cu legatura slaba - fiecarui procesor i se ataseaza o memorie locala, dar cu posibilitatea de a accesa si memoria locala a altor procesoare 153. Instructiunile cel mai greu de gestionat de un sistem pipeline sunt - salturile conditionate 154. In cazul memoriei cache cu mapare directe cautarea unui bloc se face in functie de - index 155. In figura urmatoare este prezentat subciclul de - indirectare (extragere/intrerupere) 156. Inconsistenta memoriei cache trebuie evitata - in cazul sistemelor multiprocesor si in cazul sistemelor uniprocesor daca exista un controler sau procesor de I/E care are un acces direct la memoria principala, independent de UCP 157. Procesoare matriciale sunt controlate - siruri continue de instructiuni 158. Registrele UCP sunt memorii - rapide care pot fi accesate intr-un ciclu de ceas 159. In cazul unitatilor de memorie cu acces asociativ un cuvant este regasit pe baza - unei parti a continutului acestuia 160. Inmultirea cu 2 a unui numar binar este echivalenta cu - deplasarea la stanga cu o pozitie a numarului

161. Mantisa unui numar reprezentat in virgula mobila este memorata sub forma - 1,F 162. Prin implemenarea functiilor prin firmware se intelege - descrierea functiei printr-o succesiune de microoperatii. 163. Operatia de impartire se realizeaza prin efectuarea - unor scaderi succesive ale impartitorului din deimpartit 164. Generator de faze utilizat de o UCC cu decodificator are rolul de a - asigura secventierea in timp a semnalelor de comanda 165. Primele 128 de caractere ale standardului UCS-2 reprezinta - codul ASCII 166. Magistralele amplasate in apropierea UCP se numesc - magistrale locale 167. In Branch Target Buffer BTB se pastreza - adresele instructiunilor de salt, adresele destinatiei saltului si statisticile de predictie 168. In cazul metodei EPIC sarcina de a impacheta operatiile independente intr-o instructiune MultiOp revine - compilatorului 169. Numerele denormalizate se utilizeaza pentru reprezentarea valorilor - foarte mici 170. Alocarea de spatiu in memorie dupa algoritmul primul potrivit - favorizeaza formarea unor zone libere la adresele mari de memorie 171. La un sumator serie de n biti suma celor doua numere rezultatul se memoreaza - intr-unul din cele doua registre de memorare in care au fost memorati operanzii. 172. Magistrala LPC conecteaza la southbridge - perifericele lente 173. Rata de transfer a unei magistrale se masoara in -cuvinte/secunda 174. Instructiunile de salt pot reduce performantele unui sistem pipeline deoarece - atunci cand saltul este executat este necesara golirea sistemului 175. Instructiunea ADD R1, X este implementata prin urmatoarele microinstructiuni - t1: RA<_RI(ADR) T2:RD<_MEM T3:R1<_R1+RD 176. In cazul metodei Tomasulo, cand o instructiune lansata in executie desemneaza un registru de date ca destinatie, bitul busy al acestui registru va fi - setat 177. Prin distanta Hamming se intelege - numarul pozitiilor in care doua cuvinte de cod difera 178. Prin proces se intelege - un program lansat in executie 179. Memoria cache este amplasata - intre memoria principala si UCP 180. La deplasarea la dreapta a numerelor negative reprezentate in C2, pe pozitia ramasa libera se introdu cifra -1 181. Magistrala MCA - nu este compatibila cu magistralele ISA 182. Mantisa unui numar denormalizat este memorata sub forma - 0,F

183. Etajele unui sistem pipeline functioneaza - sincron 184. Arhitecturile CISC utilizeaza unitati de comanda - microprogramate 185. Memoriile PROM sunt scrise - dupa procesul de fabricatie si nu mai pot fi rescrise 186. O celula de memorie SRAM este realizata - dintr-un numar mare de tranzistori motiv pentru care are un pret mai ridicat 187. Ciclul C0a1C1a2C0 poate fi reprezentat ca cilcul - C=(1,2) 188. Prin localitate secventiala se intelege faptul ca - majoritatea instructiunilor dintr-un program sunt executate intr-o ordine secventiala 189. Bitul de paritate este utilizat pentru a detecta - erori de un bit la transmiterea datelor 190. Strategiile write-back si write-through sunt utilizate Pentru cei interesai - a reduce inconsistenta memoriei cache 191. In cazul metodei scoreboard, tabela de stare a unitatilor functionale arata daca o unitate functionala - este ocupata si precizeaza registrul de destinatie si starea registrelor sursa 192. Metodele de predictie statica a salturilor - necesita mai putine circuite, dar pot determina cresterea complexitatii compilatorului. 193. Resursele individual ale unui fir de executie sunt - stiva, registrii CPU si un contor program 194. In cazul unei magistrale prin transfer in mod burst se intelege un transfer in care are loc - o singura faza de adresare urmata de mai multe faze de date 195. Principiul inmultirii prin metode Booth consta in inlocuirea inmultirii unui grup compact de 1 cu - adunarea deinmultitorului corespunzator primului bit din grup majorat cu un ordin de marime si scaderea deinmultitului corespunzator ultimului 1 din grup 196. Campul de adresa al unei microinstructiuni contine - adresa urmatoarei microinstructiuni care va fi executata, daca o anumita conditie este adevarata 197. Secventa de instructiuni ADDR1, R2,R3 ADDR1,R4,R5 Reprezinta un hazard de tip - WAW