8.

1 - Sumatorul paralel cu omiterea transportului 53

8. SUMATORUL PARALEL CU OMITEREA

TRANSPORTULUI. SUMATORUL COMPLET

8.1. Sumatorul paralel cu omiterea transportului

Sumatorul paralel cu omiterea transportului (Carry Skip Adder - CSkA) este
alcătuit din segmente de însumare de tip RCA conectate în cascadă prin intermediul
unor porţi ŞI şi SAU (figura 8.1). Soluţia este situată ca şi cost şi performan ţă
referitoare la aria de siliciu ocupată între sumatoarele RCA şi CLA şi ea porneşte de la
ecuaţiile corespunzătoare sumatorului CLA:
(8.1)
b16-19 a16-19 b12-15 a12-15 b8-11 a8-11 a4-7 b4-7 a0-3 b0-3

c20 c16 c12 c8 c4 c0

RCA RCA RCA RCA RCA

P12-15 P8-11 P4-7

S16-19 S12-15 S8-11 S4-7 S0-3

Fig. 8.1. Sumator CSkA pe 20 de biţi.

Bitul de transport se poate genera simultan pentru toate sumatoarele RCA,

ignorând biţii de transport ai segmentelor precedente, şuntându-se astfel propagarea
transportului de la segmentul de rang inferior. În situaţia în care valorile intrărilor unui
anumit segment nu generează semnal de transport, transportul poate fi totuşi generat
datorită transportului de la segmentul precedent şi a termenului de produs al
segmentului respectiv .
Să admitem că în primul segment RCA avem în general k ranguri şi să
admitem că pe 2 nivele logice avem o întârziere d. În aceste condiţii în situa ţia cea mai
defavorabilă când avem o propagare de transport este valabilă relaţia de mai jos:
(8.2)
unde:
Tad - timpul maxim în care sumatorul adună două numere;
k - numărul de ranguri corespunzătoare unui segment;
n - numărul total de ranguri ale sumatorului;
d’ - întârzierea a două porţi în cascadă.
54 Sumatorul paralel cu omiterea transportului. Sumatorul complet - 8

Aplicaţia 1
Să se studieze cu ajutorul programului Multisim funcţionarea unui sumator
CSkA pe 12 biţi realizat cu 3 segmente egale de însumare (figura 8.2).

XSC1
0
16

31
G

T
T
XWG1
O
O
O

X
X
X
A B C D
R
23
15

24 21
0

22 19 15
20 17
18 14 13

8
11
U4A
7
4
3
6 4071BT_5V 25
5
U3 U2 U1 U5A
1 A3 S3 13 1 A3 S3 13 1 A3 S3 13
3 A2 S2 12 3 A2 S2 12 3 A2 S2 12
5 A1 S1 11 5 A1 S1 11 5 A1 S1 11 26 U8A
7 A0 S0 10 7 A0 S0 10 7 A0 S0 10
15 COUT 14 15 COUT 14 15 COUT 14
424071BT_5V
2
B3
B2 2
B3
B2 2
B3
B2 U6A 39
4 B1 4 B1 4 B1
6 B0 6 B0 6 B0
4072BD_5V
9 CIN 9 CIN
0 9 CIN 41
4071BT_5V 40
1
4008BD_5V 4008BD_5V
2 4008BD_5V U7A
934 30
38 10
46 1233 29
37 32 16 28 4071BT_5V
36 35 31 27 U9A
44
74S08D

43

U10A
4071BT_5V

45

c12 s11 s10 s9 s8 s7 s6 s5 s4 s3 s2 s1 s0

5V 5V 5V 5V 5V 5V 5V 5V 5V 5V 5V 5V 5V

Fig. 8.2. Sumator CSkA pe 12 biţi.

Pentru realizarea celor trei segmente de însumare se utilizează circuite

integrate MMC 4008. Termenul de produs P4,7 se calculează astfel:
(8.3)
şi se implementează cu porţi ŞI şi SAU.
 8.2 - Sumatorul complet 55

Aplicaţia 2
Să se determine timpul maxim de propagare a semnalelor de ieşire pentru
sumatorul CSkA pe 20 de biţi din figura 8.1.
Deoarece segmentele sunt egale, timpul maxim de propagare este:

Aplicaţia 3
Să se găsească o soluţie de îmbunătăţire a timpului de propagare a semnalelor
la un sumator CSkA utilizând segmente inegale de însumare.
Pentru n = 20 rezultă o combinaţie: 2 5 6 5 2 : unde

8.2. Sumatorul complet

Structura sumatorului complet cuprinde două căi de propagare pentru semnalul
de transport: una pentru ‘0’ logic şi una pentru ‘1’ logic în ideea semnalării terminării
generării transportului.

(8.4)

Cu ajutorul ecuaţiilor de mai sus se poate implementa schema sumatorului

complet pe un bit (figura 8.3). Semnalele şi sunt utilizate ca intrări pentru
porţi SAU şi semnalează generarea transportului de un anumit rang. Semnalarea
terminării generării transportului se face prin intermediul unei porţi ŞI, ca în figura 8.4.
ai bi

c i0
c i1

si

ci+10
ci+11

Fig. 8.3. Schema de principiu a sumatorului complet pe 1 bit.

56 Sumatorul paralel cu omiterea transportului. Sumatorul complet - 8

an-1 bn-1 ai bi a1 b1 a0 b0
cn-10 c i0 c10 c00

cn-11 c i1 c11 c01

CCA CCA CCA CCA

c n0

c n1

Transport complet

Fig. 8.4. Schema sumatorului complet pe n biţi cu semnalarea terminării generării transportului.

Aplicaţia 4
Să se simuleze cu programul Multisim funcţionarea unui sumator complet pe 4
biţi (figura 8.5).
Operanzii se vor aduce simultan la intrările sumatorului cu ajutorul unui
generator de cuvinte care oferă combinaţii diferite în vederea însumării lor binare. Cele
două semnale de transport aferente fiecărei celule sunt însumate logic prin intermediul
unor circuite SAU, iar semnalarea terminării generării transportului prin întreaga
schemă se face cu ajutorul unui circuit ŞI cu patru intrări.
Formele de undă ale semnalelor generate de sumator pot fi vizualizate pe
ecranul osciloscopului cu 4 canale. Pe unul din canale se va urmări semnalul de
terminare a generării transportului prin întreaga schemă, determinându-se astfel viteza
de funcţionare a sumatorului. Se vor determina întârzierile semnalelor de sumă şi
transport în funcţie de rangul operanzilor.
 8.2 - Sumatorul complet 57
15 4
14 3

U14A U17A U16A U3A

4049BT_5V4049BT_5V 4049BT_5V4049BT_5V

12 13 1 2

U15 U12 U1 U4
NC7S08_5V NC7S08_5V NC7S08_5V NC7S08_5V

U11A U2A
74LS136N 74LS136N

23
17U19A U7A 6
0
16 21 5 10
4049BT_5V 4049BT_5V
19 8
U21A U18 U9A U6
74LS136N NC7S08_5V U20 74LS136N NC7S08_5V U8
NC7S08_5V NC7S08_5V

22 18 11 7
20 9
U13 U22 U5 U10
S1 NC7S32_5V NC7S32_5V S0 NC7S32_5V NC7S32_5V
c2-0 c2-1 c1-0 c1-1 XWG1
5V 5V 0 16

24 O

O
50
39 28
38 27 O

U37A U39A U26A U28A X

4049BT_5V4049BT_5V 4049BT_5V4049BT_5V
X

36 37 25 26 X

15 31
U38 U35 U27 U24 R T
NC7S08_5V NC7S08_5V NC7S08_5V NC7S08_5V

U34A U23A
74LS136N 74LS136N
XSC1
49
41 U41A 30 U30A G

T
0
40 45 29 34 A B C D

4049BT_5V 4049BT_5V
43 32
U43A U40 U32A U29
74LS136N NC7S08_5V U42 74LS136N NC7S08_5V U31
NC7S08_5V NC7S08_5V
46 42 35 31
44 33
U36 U44 U25 U33
S3 NC7S32_5V NC7S32_5V S2 NC7S32_5V NC7S32_5V
c4-0 c4-1 c3-0 c3-1
5V 5V
47
48

Fig. 8.5. Simularea funcţionării sumatorului complet pe 4 biţi.