Documente Academic
Documente Profesional
Documente Cultură
1 - Introducere
2 - Constructia HDD-ului
2.1 Platanul
2.2 - Controllerul de disc
2.3 - Capul citire-scriere
3 - Structura datelor pe disc
4 Funcionare
5 - Performante
5.1 - Viteza de rotatie
5.2 - Tipul interfatei
5.3 - Cache
5.4 - Latenta(Timpul de acces)
5.5 - Rata de transfer
6- Componente de baza
4. Funcionare
Fiecare platan are doua fee i este divizat ntr-un numar de piste,
fiecare pist fiind divizat in sectoare. Platanele sunt astfel aranjate ncat
pista 0 de la platanul 1 s fie exact deasupra pistei 0 de la platanul 2. Pentru
a accesa o pista oarecare pe unul din platane, braul care susine capetele va
muta capetele spre acea pist. Deoarece aceast metod necesit doar un
singur mecanism de poziionare, simplific design-ul i coboar preul.
Totui, pentru aceasta trebuiesc mutate toate capetele pentru a accesa o
singur pist. Deci, pentru a citi date de pe pista 1 de pe platanul 1, apoi
pista 50 pe platanul 3 si apoi iar pe pista 1 de pe primul platan, ntregul bra
cu capete trebuie mutat de doua ori. Pentru a muta un bra ca acesta trebuie
un timp semnificativ comparativ cu timpul de transfer. Pentru a minimiza
acest lucru, trebuie prevenit ca datele sa fie impratiate pe mai multe piste.
O metod de a optimiza timpul de acces este ca un grup de date care sunt
accesate secvential sa fie scrise pe o singura pist. Dac datele nu incap pe
4
aceeasi pist, atunci este optim s fie scrise pe aceeai pist, dar pe un platan
diferit. Prin aceasta metod, braul nu mai trebuie sa execute micri. Doar
capul de citire i scriere cel mai apropiat trebuie sa fie selectat pentru a
efectua operaia de citire. Selectarea capetelor este mult mai rapid dect
micarea fizic a braului care susine capetele pentru a schimba pistele. Se
mai folosete termenul de cilindru pentru a descrie multiplele platane
suprapuse. Un cilindru se refer la toate pistele care au acelai numar de
pist, dar care sunt localizate pe diferite platane.
5. Performante
dtr
(Data Transfer Rate)rata de transfer a
informatiei
intre
controllerul IDE si
procesor.
Fig. 1