Universitatea din Craiova

Facultatea de Automatică, Calculatoare și Electronică

Catedra de Ingineria Calculatoarelor și Comunicații

Arhitectura
Calculatoarelor

Recapitulare

Cătălina Mancaș Dan Mancaș

catalina.mancas@yahoo.it dan.mancas@netdania.net
 Cursuri
 Curs 1: Reprezentarea numerelor negative;
 Curs 2: Forme de reprezentare a informației 1;
 Curs 3: Forme de reprezentare a informației 2;
 Curs 4: Concepte fundamentale 1;
 Curs 5: Concepte fundamentale 2;
 Curs 6: Calculatorul elementar didactic;
 Curs 7: Tehnici de adresare a memoriei;
 Curs 8: Organizarea ierarhică a structurilor de calcul;
 Curs 9: Structuri de interconectare. Criterii de clasificare;
 Curs 10: Nivelul limbajului cod-mașină;
 Curs 11: Stiva.
ARHITECTURA CALCULATOARELOR – Recapitulare 2
Curs 1: Reprezentarea numerelor negative
 Complementul; metode de calcul;
 Coduri speciale pentru reprezentarea numerelor negative;
Coduri:
 Direct;
 Complementar;
 Invers.

 Deplasarea numerelor binare cu semn.

ARHITECTURA CALCULATOARELOR – Recapitulare 3

Curs 2: Forme de reprezentare a informației 1
Noțiuni fundamentale:
 UIA;
 Octet (byte);
 Semicuvântul (2 octeți);
 Cuvântul (4 octeți);
 Dublu-cuvântul (8 octeți).

 Două moduri:
Reprezentare:
 externă;
 internă:
 naturală (în virgulă fixă-FXP);
 normală (în virgulă mobilă-FLP).

Analiza comparativă a erorilor de reprezentare în FXP și FLP.

ARHITECTURA CALCULATOARELOR – Recapitulare 4

Curs 3: Forme de reprezentare a informației 2
 Reprezentarea informației în calculatorul digital;
 Calculatoarele prelucrează:
– informaţie numerică;
– informaţie alfanumerică: litere, semne de punctuaţie, semne
aritmetice, caractere speciale etc.
 => coduri alfanumerice;
 Condiții pentru codurile alfanumerice;

ASCII-7
Coduri ASCII-8
Alfanumerice EBCIDIC
UNICODE

ARHITECTURA CALCULATOARELOR – Recapitulare 5

Curs 4: Concepte fundamentale 1
 Structura unui calculator și modul de funcționare;
 Noțiuni fundamentale:
– Calculatorul digital: definiții;
– Principiul comenzii după program  principiul von Neumann;
– Proceduralitatea;
– Principiile von Neumann (5).
 Structura de bază a calculatorului digital (cf. principiilor
von Neumann): structura în 5 unități:
1. Unitatea de Intrare (UI) – Input Unit (IU);
2. Unitatea Logico-Aritmetică (ALU) – Arithmetic and Logic Unit;
3. Unitatea de Memorie (UM) – Memory Unit (MU);
4. Unitatea de Ieşire (UO) – Output Unit (OU);
5. Unitatea de Control (UC) – Control Unit (CU).
 Funcționarea calculatorului digital.

ARHITECTURA CALCULATOARELOR – Recapitulare 6

Curs 4: Structura de bază a unui calculator
Flux
Flux dede date
date

Flux
Flux dede date
date alternativ
alternativ
CPU = ALU + UC

Flux
Flux dede instrucțiuni
instructiuni Unitatea de
Comenzi
Linii desau linii de control
control Control
(UC)
Informatii
Linii de stare sau linii de stare
de stare

Unitatea
Unitatea de Unitatea de
Logico-
Intrare Iesire
Aritmeticã
Date de (UI) (UO) Date de iesire
intrare si (ALU) sau rezultate
programe

Date
Instructiuni

DMA Unitatea de DMA

Memorie
(UM)

ARHITECTURA CALCULATOARELOR – Recapitulare 7

Curs 4: Structura de bază a unui calculator
Unitatea Centrala
Flux
Flux dede date
date

Flux CPU
Flux dede date
date alternativ
alternativ
Unitatea de
Control
Flux
Flux dede instrucțiuni
instructiuni
(UC)
Comenzi
Linii desau linii de control
control
Informatii
Linii de stare sau linii de stare
de stare
Unitatea
Unitatea de Unitatea de
Logico-
Intrare Iesire
Aritmeticã
Date de (UI) (UO) Date de iesire
intrare si (ALU) sau rezultate
programe

Date
Instructiuni

Memorie
Superoperativa
(MSO)

Date

DMA Memorie DMA

Operativa
(MO)

MP
Date

Memorie
Secundara
(MS)

ARHITECTURA CALCULATOARELOR – Recapitulare 8

Curs 4: Ciclul instrucțiune

Ansamblul de operaţii legate de realizarea unei instrucţiuni.

 Faze pentru execuţia unei instrucţiuni:

– FETCH: Citirea instrucţiunii cod maşină din memorie şi
tranferarea ei în CPU;
– EXECUTE: Executarea instrucţiunii de către unităţile
funcţionale ale calculatorului (în special de ALU), adică
generarea rezultatului.

 Aceste faze se execută repetat în timpul rulării unui program;

 O secvenţă FETCH-EXECUTE formează ciclul instrucţiune;

 Fazele FETCH și EXECUTE sunt formate din mai multe subfaze.

ARHITECTURA CALCULATOARELOR – Recapitulare 9

Curs 4: Ciclul instrucțiune: Faze și subfaze
FETCH
1
INSTRUCTION

Stocarea

Faza FETCH
2 instructiunii in RF
si RA

Decodificare
3
OPCODE

CICLUL INSTRUCTIUNE
Generare adresa
4 urmatoarei
instructiuni

Calculul adresei
5
operandului

Faza EXECUTE
6 FETCH DATA

EXECUTE
7
propriu-zis

Stocarea
8
rezultatului

ARHITECTURA CALCULATOARELOR – Recapitulare 10

Curs 5: Concepte fundamentale 2
 Structura generală a unui CPU;

 Tehnici de echilibrare a vitezei de funcționare CPU-MP;

 Organizarea avansată a comunicării CPU:

– echipamente periferice;
– unități I/O;
– procesoare I/O.

ARHITECTURA CALCULATOARELOR – Recapitulare 11

Structura de bază a unui CPU
Flux
Flux dede date
date

Flux
Flux dede date
date alternativ
alternativ
CPU = ALU + UC

Flux
Flux dede instrucțiuni
instructiuni Unitatea de
Comenzi
Linii desau linii de control
control Control
(UC)
Informatii
Linii de stare sau linii de stare
de stare

Unitatea
Unitatea de Unitatea de
Logico-
Intrare Iesire
Aritmeticã
Date de (UI) (UO) Date de iesire
intrare si (ALU) sau rezultate
programe

Date
Instructiuni

DMA Unitatea de DMA

Memorie
(UM)

ARHITECTURA CALCULATOARELOR – Recapitulare 12

Structura generală a unui CPU
Magistrala Interna de Date
Unitate Magistrala
Buffer/Driver Sistem
Magistrala Interna de Adrese

Linii de
Control
ALU UC

Registre generale

Adresa
R1 Instructiune

Adresa incr. Bloc

R2 Operand PC
DEC Secventiator
k/2k de Control

Operatie
R2k decodificata
Decodificator
Calcul AE
OPCODE
Bloc de Procesare

Reg. Stare

ACC RA RF

Reg. Op. Generator

de tact

RI

Dispozitiv de procesare

Bloc de Bloc de
Adresa Instructiune

Linii interne de Control

Linii interne de Stare

ARHITECTURA CALCULATOARELOR – Recapitulare 13

CPU = ALU + UC

ARHITECTURA CALCULATOARELOR – Recapitulare 14

CPU = ALU + UC
 ALU:
– un set de registre generale  memoria locală;
– un bloc de procesare.
 Memoria locală:
– R1, R2…;

 Blocul de procesare:
– un dispozitiv de procesare: ce implementează operaţii logice
şi aritmetice;
– registrul acumulator (ACC);
– registrul buffer (tampon): pentru memorarea celui de-al
doilea operand (Reg. Op.);
– registrul de stare sau de flaguri (Reg. Stare).

ARHITECTURA CALCULATOARELOR – Recapitulare 15

CPU = ALU + UC
 UC: 3 blocuri:
 Blocul de instrucţiune:
– numărătorul de program (PC);
– registrul de instrucţiune (RI);
– registrul de funcţie (RF);
– decodificatorul de OPCODE.
 Blocul de adresă:
– registrul de adresă (RA): stocarea adresei logice (AL);
– un dispozitiv de calcul al adresei efective (AE) din AL.
 Blocul secvenţiator de control:
– generează toate comenzile către toate celelalte blocuri ale
CPU și unităţi ale calculatorului;
– în vederea realizării funcţiei instrucţiunii curente;
– primeşte informaţii de stare de la toate blocurile.

ARHITECTURA CALCULATOARELOR – Recapitulare 16

Memoria
 Memoria: structură ierarhică;
 Memoria secundară (externă);
– programele şi datele care nu se prelucrează curent de CPU;
– offline;
– capacitate mare;
– timp de acces mare şi mediu.
 Memoria principală (operativă);
– conţine programele şi datele prelucrate curent de CPU;
– online;
– se extrag instrucţiunile şi datele curente ce se executa în CPU.
 Memoria locală;
– este formată dintr-un set de registre plasate în CPU;
– cea mai rapidă memorie din ierarhie.

ARHITECTURA CALCULATOARELOR – Recapitulare 17

Memoria
Nivel III

MS

Capacitatea Viteza
crește MP Nivel II crește

ML Nivel I

CPU

Conflict: viteza MO << viteza CPU

ARHITECTURA CALCULATOARELOR – Recapitulare 18

Tehnici de echilibrare a vitezei CPU-MP
 3 metode:
1) Lărgirea magistralei de date;
2) Creşterea numărului de nivele în ierarhia memoriei;
3) Preîncărcarea instrucţiunilor (prefetching).

ARHITECTURA CALCULATOARELOR – Recapitulare 19

Tehnici de echilibrare a vitezei CPU-MP
 3 metode:
1) Lărgirea magistralei de date;

CPU MP
<-1 instrucțiune

Magistrala de date

CPU <-
mai multe instrucțiuni
MP

Magistrala de date

ARHITECTURA CALCULATOARELOR – Recapitulare 20

Tehnici de echilibrare a vitezei CPU-MP
 3 metode:
2) Creşterea numărului de nivele în ierarhia memoriei;

Idee: introducerea unui nivel suplimentar între MP(MO) şi CPU;

MSO: Memoria Super Operativă  Memoria Cache

ARHITECTURA CALCULATOARELOR – Recapitulare 21

Tehnici de echilibrare a vitezei CPU-MP
Unitatea Centrala
Flux
Flux dede date
date

Flux CPU
Flux dede date
date alternativ
alternativ
Unitatea de
Control
Flux
Flux dede instrucțiuni
instructiuni
(UC)
Comenzi
Linii desau linii de control
control
Informatii
Linii de stare sau linii de stare
de stare
Unitatea
Unitatea de Unitatea de
Logico-
Intrare Iesire
Aritmeticã
Date de (UI) (UO) Date de iesire
intrare si (ALU) sau rezultate
programe

Date
Instructiuni

Memorie
Superoperativa
(MSO)

Date

DMA Memorie DMA

Operativa
(MO)

MP
Date

Memorie
Secundara
(MS)

ARHITECTURA CALCULATOARELOR – Recapitulare 22

Tehnici de echilibrare a vitezei CPU-MP
 3 metode:

3) Preîncărcarea instrucţiunilor (prefetching).

Suprapunerea fazei EXECUTE de la intrucţiunea curentă cu

faza FETCH de la instrucţiunea următoare.

ARHITECTURA CALCULATOARELOR – Recapitulare 23

Unități I/O
Flux
Flux dede date
date
CPU = ALU + UC
Flux
Flux dede date
date alternativ
alternativ

Flux
Flux dede instrucțiuni
instructiuni Unitatea de
Control
Comenzi
Linii desau linii de control
control
(UC)
Informatii
Linii de stare sau linii de stare
de stare

Unitatea
Unitatea de Unitatea de
Logico-
Intrare Iesire
Aritmeticã
Date de (UI) (UO) Date de iesire
intrare si (ALU) sau rezultate
programe

Date
Instructiuni

DMA Unitatea de DMA

Memorie
(UM)

ARHITECTURA CALCULATOARELOR – Recapitulare 24

 Structura Unității I/O

 
Registre de date Date
Interfata cu
Stare
Linii de disp. periferic
date
Control
Registre de
Stare/Control

CPU Disp.
periferice

Linii de Adresa
Logica I/O
Linii de Control Date
Interfata cu Stare
disp. periferic
Control

ARHITECTURA CALCULATOARELOR – Recapitulare 25

Curs 6: Calculatorul elementar didactic
 Calculatorul Elementar Didactic (CED) corespunde structurii
în 5 unităţi definită de modelul Neumann;
 Unităţile sunt prezentate într-o formă simplificată
conţinând numai componentele de bază;
 Funcţionarea CED: cf. principiilor von Neumann:
– instrucţiunile şi datele se află în memoria principală;
– orice instrucţiune se execută în ciclul instrucţiune, format din
cele două faze majore: faza FETCH şi faza EXECUTE.

ARHITECTURA CALCULATOARELOR – Recapitulare 26

Curs 6: Calculatorul elementar didactic
Linii de
R/ W
control ALU
UC
…. DEPLASATOR
Flags
BLOC DE SUMATOR/SCAZATOR
CONTROL RS
RT3
RT2
DECODIFICATOR
RT1
FUNCTIE
ACC

Incr
1........L 1........K

OPCODE ADRESA PC
RI
K
1... ..K
n
K
n
UM

MBR
U I/O n
n
0
UI REGISTRU INPUT
.
. R/ W
.
i
n MAR
.
UO REGISTRU OUTPUT .
K
.
.
2k x n
2k-1
UIA pe n biti

ARHITECTURA CALCULATOARELOR – Recapitulare 27

Curs 7: Tehnici de adresare a memoriei
 Adresare tip operand presupus;
 Adresare implicită;
 Adresare imediată;
 Adresare directă;
 Adresare paginată;
 Adresare bazată;
 Adresare indexată;
 Adresarea indirectă;
 Adresare pentru un bloc de date;
 Tehnici de adresare combinate.

ARHITECTURA CALCULATOARELOR – Recapitulare 28

Curs 8: Organizarea ierarhică a structurilor de calcul

Limbaje de nivel
6
foarte inalt

Translatare (pre-compilare) sau interpretare

Limbaje de nivel
5
inalt

Translatare (compilare) sau interpretare

Limbajul de
4
asamblare

Translatare (asamblare)

Sistemul de
3
operare

Interpretare partiala

Limbajul cod
2
masina
Arhitectura
Interpretare calculatorului
Nivelul
1
microprogramarii

Executie directa

Nivelul Hardware
0
(MF)

ARHITECTURA CALCULATOARELOR – Recapitulare 29

Curs 8: Organizarea ierarhică a structurilor de calcul

Limbaje de nivel
6
foarte inalt

Translatare (pre-compilare) sau interpretare

Limbaje de nivel
5
inalt

Translatare (compilare) sau interpretare

Limbajul de
4
asamblare

Translatare (asamblare)

Sistemul de
3
operare

Interpretare partiala

Limbajul cod
2
masina
Arhitectura
Interpretare calculatorului
Nivelul
1
microprogramarii

Executie directa

Nivelul Hardware
0
(MF)

ARHITECTURA CALCULATOARELOR – Recapitulare 30

Curs 9: Structuri de interconectare
 Magistrala:

D.p.d.v. al rolului: D.p.d.v. al funcţionării:

 dedicată;  sincronă;
 multiplexată.  asincronă.

Magistrala de sistem:
 magistrala de adrese;
 magsitrala de date;
 magistrala de control

ARHITECTURA CALCULATOARELOR – Recapitulare 31

Curs 9: Criterii de clasificare
 Clasificarea calculatoarelor d.p.d.v. al magistralei:
– Calculatoare cu o singură magistrală;
– Calculatoare cu două magistrale;
– Calculatoare cu trei magistrale;
– Calculatoare cu organizare multiport/multibus.

 Clasificarea calculatoarelor după criteriul Flynn

(criteriul fluxului de date şi fluxului de instrucţiuni):
– SISD (Single Instruction Single Data) – flux unic de instrucţiuni,
flux unic de date;
– SIMD (Single Instruction Multiple Data) – flux unic de instrucţiuni,
flux multiplu de date;
– MISD (Multiple Instructions Single Data) – flux multiplu de
instrucţiuni, flux unic de date;
– MIMD (Multiple Instructions Multiple Data) – flux multiplu de
instrucţiuni, flux multiplu de date.

ARHITECTURA CALCULATOARELOR – Recapitulare 32

Curs 10: Nivelul limbajului cod-mașină
 Definiție detaliată: Arhitectura calculatoarelor;
 Instrucțiuni:
– Formate de instrucțiuni: # de sub-câmpuri de adresă:

Instrucțiuni cu 4 adrese;
Instrucțiuni cu 3 adrese;
Instrucțiuni cu 2 adrese;
Instrucțiuni cu 1 adresă;
Instrucțiuni cu nici o adresă.

– Criterii de proiectare a formatelor de instrucțiuni;

– Lungimea instrucțiunilor;
– Noțiunea de metabit;
– Formate ortogonale și etichetate.

ARHITECTURA CALCULATOARELOR – Recapitulare 33

Curs 10: Nivelul limbajului cod-mașină
 Clase de instrucțiuni:

Clasa de instrucţiuni de transfer al datelor;

Clasa de instrucţiuni diadice;

Clasa de instrucţiuni monadice;

Clasa instrucţiunilor de I/O;

Clasa instrucţiunilor de control al ciclurilor;

Clasa instrucţiunilor de control ale CPU.

ARHITECTURA CALCULATOARELOR – Recapitulare 34

Curs 11: Stiva
 Stiva: Operații:
 PUSH;
Categorii:  POP.
 Hardware;
 Software:
 cu umplere în sus;
 cu umplere în jos.

Lucrul cu stiva (la microprocesorul I8080):

 Instrucţiunea PUSH;
 Instrucţiunea POP;
 Instrucţiunea LXI.

Utilizarea stivei la apelul procedurilor:

 Instrucţiunea CALL;
 Instrucţiunea RETURN.

ARHITECTURA CALCULATOARELOR – Recapitulare 35

Recapitulare

Transferul CPU: ALU

CPU<->UI/O

CPU: UC
Tehnici de
Stiva
echilibrare a
vitezei CPU-UM

Tehnici de
Structuri adresare a
de inter- memoriei
conectare UM

UI
Ciclul
UO instrucțiune CED

ARHITECTURA CALCULATOARELOR – Recapitulare 36

Recapitulare
Limbaje de nivel
6
foarte inalt

 Translatare(compilare)
Translatare (pre-compilare) sau interpretare

Limbaje de nivel  Interpretare

5
inalt

Translatare (compilare) sau interpretare

Limbajul de
4
asamblare

Translatare (asamblare)
 Formate de instrucțiuni;
Sistemul de
3
operare  Criterii de proiectare a
formatelor de instrucțiuni;
Interpretare partiala

Limbajul cod
 Clase de instrucțiuni.
2
masina
Arhitectura
Interpretare calculatorului
Nivelul
1
microprogramarii

Executie directa

Nivelul Hardware
0
(MF)

ARHITECTURA CALCULATOARELOR – Recapitulare 37