3.

MULTIPLEXAREA DIGITALĂ PLESIOCRONĂ

Sistemele de comutaţie digitală moderne sunt formate din comutatoare de

fluxuri, adică acceptă spre comutare comunicaţii vocale sau transmisii de date
provenite din structura unui flux digital.
Pentru obţinerea unui flux digital se utilizează procedeul de multiplexare
digitală temporală. Structurile de multiplexare digitale sunt organizate în ierarhii
digitale de multiplexare. O clasă a acestora o constituie ierarhia PDH
(Plesiochronous Digital Hierarchy).
Aceste structuri sunt definite de recomandarea G.701 ca o serie de
multiplexoare digitale structurate după capacitatea lor de a forma un semnal
digital de un anumit debit, denumit agregat, prin combinarea unor semnale
digitale de debite inferioare, denumite tributari (Fig. 3.1).

Tributar 1

Tributar 2 MUX
Agregat/ Tributar1
Tributar 3 n
Tributar 2
Tributar 4
MUX Agregat
Tributar 3 n+1
Tributar 4

Fig. 3.1 Ierarhii digitale de multiplexare

O reprezentare integrată a acestui concept este prezentată în Anexa 3.1.

Multiplexarea cu diviziune în timp reprezintă mecanismul de întreţesere
al unor semnale informaţionale în scopul transmiterii pe un canal comun.
Debitele de bază ale acestor structuri sunt definite de recomandarea G.702
şi prezentate în Tabelul 3.1.
Tabelul 3.1 Ratele de bază ale ierarhiei digitale PDH
Nivelul Codificare Codificare nouă
S.U.A. (T) Europa (E)
PDH clasică cf. G.703
64 kb/s 64 kb/s
0 T0 / E0 T0 / E0
PCM legea  PCM legea A
1 1544 kb/s 2048 kb/s T1 / E1 E11 / E12
2 6312 kb/s 8448 kb/s T2 / E2 E21 / E22
3 32 064 kb/s 34 368 kb/s T3 / E3 - / E31
4 97 728 kb/s 139 264 kb/s T4 / E4 - / E4

1
 Pentru obţinerea şi menţinerea structurilor de multiplexare cel mai
important aspect este cel legat de asigurarea sincronizării pe fiecare dintre
nivelurile de multiplexare.
Procedura de sincronizare este gândită a se efectua periodic pe toată
durata transmisiei. Pentru acest lucru sistemul de emisie, mai exact
multiplexorul, va insera periodic în structura sa un grup de biţi, cu valori logice
cunoscute, denumit cuvânt de sincronizare.
Pentru a se putea obţine sincronizarea primul aspect este acela de a putea
identifica valorile logice ale biţilor recepţionaţi, anume a efectua sincronizarea
de bit. Acest lucru nu este întotdeauna uşor, pentru că forma semnalului
recepţionat este afectată de propagarea prin canalul de comunicaţie (Fig. 3.2).

Fig. 3.2 Semnalul la intrarea echipamentului de demultiplexare

Acest lucru este posibil dacă, într-o primă etapă, din structura fluxului
recepţionat demultiplexorul poate extrage un semnal de tact care mai apoi să fie
utilizat pentru ajustarea frecvenţei cu care se face recepţia (Fig. 3.3).

Fig. 3.3 Obţinerea sincronizării de bit

Cuvântul de sincronizare este o structură predefinită care conţine de

obicei 8 până la 12 biţi funcţie de nivelul de multiplexare la care funcţionează.

2
 Etapa a doua constă în identificarea cuvântului de sincronizare din
structura fluxului recepţionat. Acest pas este echivalent cu obţinerea
sincronizării de cadru, care dacă nu se realizează, conduce la distribuirea eronată
a informaţiei către partenerii de comunicaţie (Fig. 3.4).

Fig. 3.4 Efectul nesincronizării de cadru

Pentru că sistemul de comunicaţie este format din elemente de prelucrare

digitală unidirecţionale comunicaţia va fi realizată folosind separarea sensurilor.
Întreg ansamblul de comunicaţie este gândit să funcţioneze în regim de
lucru echivalent „4 fire” (Fig. 3.5).

MUX 2F DGT D-MUX

600 ohmi 600 ohmi

T1 2F SD SD T1

4F
600 ohmi 600 ohmi
Tn 2F SD SD Tn

D-MUX 2F DGT MUX

Fig. 3.5 Sistem de comunicaţie multiplexat pe 4 fire

În cele ce urmează vor fi tratate aspectele legate de un singur sens de

comunicaţie, dar va trebui să luăm în calcul că ansamblul devine funcţional dacă
este similar cu cel prezentat în Fig. 3.5.

3
 3.1 CARACTERISTICI ELECTRICE SPECIFICE
ECHIPAMENTELOR DE MULTIPLEXARE

Pentru fiecare nivel de multiplexare descris în Tabelul 3.1 sunt

recomandări emise de ITU-T, care precizează care sunt parametrii şi valorile lor
în aşa fel ca interoperabilitatea dintre echipamentele diverşilor producători să fie
uşor de obţinut.
3.1.1 Sincronizarea interfeţelor PDH
Interfaţa PDH, indiferent de nivelul la care se află, trebuie să conţină în
mod obligatoriu semnalul informaţional, precum şi un semnal de tact asociat.
Transmiterea semnalului de tact asociat între sistemul de emisie şi cel de
recepţie se poate face folosind trei scheme tip:
- interfaţă bidirecţională cu sincronizare mutuală plesiocronă (Fig. 3.6);
- interfaţă cu sistem centralizat de furnizare a semnalului de tact
(Fig. 3.7);
- interfaţă cu sistem tip master-slave de furnizare a semnalului de tact
(Fig. 3.8).

Fig. 3.6 Interfaţă bidirecţională cu sincronizare mutuală plesiocronă

Fig. 3.7 Interfaţă cu sistem centralizat de furnizare a semnalului de tact

4
 Fig. 3.8 Interfaţă cu sistem tip master-slave de obţinere a sincronizării

3.1.2 Caracteristici electrice ale interfeţei E0

Debitul nominal este de DE 0  64 kb/s .

Acurateţea  100 ppm sau  6,4 b/s .
Gabaritul impulsului este limitat de G.703 la valorile prezentate în
Fig. 3.9.

Fig. 3.9 Limitările de gabarit pentru E0 conform G.703

3.1.3 Caracteristici electrice ale interfeţei E1

Debitul nominal DE1  2048 kb/s .
Acurateţea  50 ppm sau  102,4 b/s .
Codul de linie recomandat: HDB3.

5
 Gabaritul impulsului este limitat de G.703 la valorile prezentate în
Fig. 3.10. Caracteristicile electrice ale portului de ieşire sunt prezentate în
Tabelul 3.2.
Tabelul 3.2 Caracteristicile portului de ieşire E1
Tip cablu Coaxial Simetric
Impedanţă 75 ohmi 120 ohmi
Nivelul de 1 logic 2,37 V 3V
Nivelul de 0 logic 0  0, 237 V 0  0,3 V
Lăţimea impulsului 244 ns

Fig. 3.10 Limitările de gabarit pentru E1 conform G.703

Caracteristicile electrice ale portului de intrare sunt prezentate în

Tabelul 3.3.
Tabelul 3.3 Valori minime ale atenuării de reflexie
Banda de frecvenţe Atenuare de reflexie
[kHz] [dB]
51 -102 12
102 - 2048 18
2048 - 3072 14
6
 3.2 MULTIPLEXAREA PDH DE ORDINUL UNU

3.2.1 Multiplexul E1, conform G.704

Parametrii multiplexului E1:

 debitul fluxului DE1  2048 kb/s (Fig. 3.11);

 numărul intervalelor temporale (Time Slot) NTS  32 , numerotate de
la TS0 la TS31;
 frecvenţa de eşantionare: f e  8 kHz ;
 numărul de biţi per eşantion în intervalul temporal: N b / e  8 biţi;
 numărul de biţi din cadru: N b / c  NTS  N b / c  32  8  256 biţi;
1 1
 durata unui cadru: TC    125 s ;
f e 8  103
T 125s
 durata unui bit: Tb  C   488 ns ;
Nb / c 256
T 125 s
 durata unui interval temporal (TS): TTS  C   3,9 s ;
NTS 32
 multicadrul E1 (MC – E1) conţine N C  16 cadre E1;
 durata unui multicadru E1 TMC  E1  NC  TC  16  125 s  2 ms .

Fig. 3.11 Structura cadrului E1

Canalul de sincronizare E1 (TS0)

Canalul de sincronizare joacă un rol fundamental în funcţionarea

sistemului de multiplexare. El asigură informaţia necesară echipamentului de
recepţie, pentru a putea identifica şi delimita canalele utile din compunerea
cadrului. De asemenea, canalul de sincronizare este utilizat şi pentru
transmiterea alarmelor şi monitorizarea calităţii canalului de comunicaţii.
Aceste funcţii sunt posibile folosind în TS0 o structură specială denumită
cuvânt de sincronizare, descrisă în Tabelul 3.4.
7
 Tabelul 3.4 Alocarea biţilor în TS0 din cadrul E1
Cadre în interiorul Alocare biţilor în cadrul TS 0
MC–E1 b1 b2 b3 b4 b5 b6 b7 b8
Si 0 0 1 1 0 1 1
Cadre pare (FAS)
Nota1 Frame Alignment Signal
Cadre impare Si 1 A a4 a5 a6 a7 a8
(Non - FAS) Nota 1 Nota 2 Nota 3 Nota 4

Nota 1: Bitul Si are utilizare naţională. Dacă nu este utilizat, e setat pe

1L.
Nota 2: Neutilizat. Setat pe 1L. Ajută la detecţia rapidă a cuvântului de
sincronizare folosind alternanţa cu bitul 2 din cuvântul de sincronizare.
Nota 3: Bit de alarmă de nivel E1. 0L – alarmă inactivă, 1L – alarmă
activă.
Nota 4: Utilizare multiplă:
- aplicaţii punct la punct, de exemplu: semnalizare transcodere;
- canal de date DL cu debit de maxim 40 kb/s;
- biţii a4 la a8 rezervaţi pentru utilizări naţionale.
- Observaţie: Biţii neutilizaţi vor fi setaţi pe 1L.
Monitorizarea calităţii se face folosind procedura CRC (Cyclic
Redundancy Check). Bitul Si este utilizat pentru transmiterea informaţiilor tip
CRC–4 şi sincronizarea asociată cu CRC–4. Alocarea bitului Si se va face
conform Tabelului 3.5.

Tabelul 3.5 Alocarea bitului Si din TS 0 pentru CRC–4

Nr. Număr bit
Submulticadru
cadrului b1 - Si b2 la b8
0 C1 x
1 0 x
2 C2 x
3 0 x
I
4 C3 x
5 1 x
6 C4 x
7 0 x
Multicadru
8 C1 x
9 1 x
10 C2 x
11 1 x
II
12 C3 x
13 E1 x
14 C4 x
15 E2 x

8
 Observaţii:
- Structura CRC–4 este repetabilă cu frecvenţa unui submulticadru. Nu
are valori identice în cele două submulticadre.
- Pentru identificarea corectă se transmite şi un cuvânt de sincronizare al
procedurii CRC–4 ce are forma 0 0 1 0 1 1.
- Se transmit şi doi biţi de semnalizare de tip alarmă asociaţi cu procesul
CRC–4, biţii E1 pentru CRC–4 din submulticadrul I şi E2 pentru
CRC–4 din submulticadrul II.
- CRC–4 se calculează pentru un bloc de 2048 biţi format din 8 cadre de
256 biţi fiecare.
- Biţii E1 şi E2 vor fi iniţializaţi cu valoarea 0L până la activarea
funcţiei CRC–4.
- Pentru E1 şi E2 semnificaţia logică a biţilor este următoarea:
0L = alarmă activă, 1L = alarmă inactivă.
- Timpul de modificare a stării biţilor E1 şi E2 este de maxim 1 s,
reprezentând timpul scurs de la identificarea unei erori tip CRC–4 în
submulticadru până la setarea bitului E corespunzător, în starea logică
0L.
- Pentru echipamentele care nu sunt capabile să opereze cu biţii E,
aceştia vor fi setaţi permanent în starea 1L.
- Bitul E va fi totdeauna analizat şi se va tine seama de starea lui chiar
dacă face parte dintr-un submulticadru ce a fost identificat ca fiind
transmis cu erori. Adică, dacă CRC–4 nu s-a validat şi teoretic este
posibil ca şi bitul E să se fi recepţionat eronat, el va fi analizat ca şi
cum probabilitatea ca acest lucru să se întâmple ar fi 0.
De reţinut că CRC–4 ca şi rezultat se bazează pe analiza submulticadrului
anterior şi este transmis în submulticadrul curent.
Biţii din compunerea CRC–4 au semnificaţia: C1 – MSB şi C4 – LSB.

PROCEDURA CRC–4 UTILIZATĂ PENTRU CADRUL E1

Se va utiliza polinomul generator: x 4  x  1 , implementat cu regiştri de
deplasare ca în Fig. 3.12.

Fig. 3.12 CRC-4 implementare cu regiştri de deplasare

9
 Blocul CMB va fi format dintr-un submulticadru E1 cu 2048 de biţi având
toţi biţii identici cu excepţia biţilor C1, C2, C3 şi C4, biţi ce reprezintă valoarea
CRC–4 pentru submulticadrul anterior şi care vor fi setaţi pe 0 logic.
Blocul astfel generat va fi introdus serial la intrarea CMB începând cu
bitul C1=0L şi terminând cu bitul 2048, adică bitul 256 al cadrului 7 sau
respectiv 15 (funcţie de numărul submulticadrului analizat).
După inserarea ultimului bit (b2048) din compunerea CMB, la ieşirea
sistemului CRC–4 la pinii b1, b2, b3 şi b4 sunt disponibile valorile pentru biţii
C1, C2, C3 şi C4.
Aceste valori se inserează în conţinutul submulticadrului ulterior.
După utilizare ieşirile sistemului se resetează, pregătind astfel sistemul
pentru a efectua calculul CRC–4 pentru următorul submulticadru.

MOTIVAŢIA UTILIZĂRII PROCEDURII TIP CRC

Procedura de verificare CRC (Cyclic Redundancy Check) are utilizare

dublă:
 protecţia împotriva detecţiilor false ale cuvântului de sincronizare;
 evaluarea calităţii transmisiei prin măsurarea indirectă a B.E.R. (Bit
Error Rate).

Cu toate că se utilizează coduri de linie (AMI sau HDB3), precum şi

coduri corectoare de erori, erori în canalul de comunicaţie pot să apară, astfel că
inclusiv procedura de tip CRC poate să nu detecteze eventualele erori din linie.
Probabilitatea de eşec în detectarea erorilor este invers proporţională cu
puterea polinomului utilizat, valoare descrisă în relaţia (3.1):
Pe sec  k  2 n . (3.1)
Pentru BER  106 şi CRC–4 Pe sec  6% , iar pentru CRC–6
Pe sec  1,8% .
Observaţie: Pentru valori mai mari de BER  103 , procedurile CRC-4 şi
CRC-6 nu mai funcţionează corect.

STRATEGIA DE SINCRONIZARE ÎN CAZUL E1

Obiectivul de identificare a cuvântului de sincronizare din TS0 al cadrului

E1 poate urma următorul scenariu:
 se memorează într-un buffer conţinutul a n  256 biţi, valoarea lui n
minim 2, pentru a se evita pierderea identificării la limitele dimensiunii
bufferului;

10
  se formează o fereastră de 8 biţi care se deplasează de la stânga la
dreapta cu câte un bit;
 se verifică bit cu bit secvenţa de 8 biţi folosind mascarea,
încercându-se permanent identificarea cuvântului de sincronizare;
 după identificarea cuvântului de sincronizare se revalidează poziţia
pentru a se identifica cuvintele false de sincronizare obţinute ca o
combinaţie aleatorie de biţi ai canalelor utile;
 confirmarea recepţiei unui FAS corect se face prin verificarea bitului 2
din următorul cadru (distanta de 256 biţi) care trebuie să fie în mod
obligatoriu 1 logic;
 procedura se va încheia în aproximativ 20 ms de la iniţiere;
 procedura este reprezentată grafic în Fig. 3.13.

n x 256 biti
b1 ........ Fereastra 8 biti ..... 248 biti ..... Fereastra 8 biti ......... b256

Alunecare 1 bit

b1 b2 b3 b4 b5 b6 b7 b8 b2

Procesul de comparare bit cu bit

S1 S2 S3 S4 S5 S6 S7 S8 S2

Cuvântul de sincronizare E1 - FAS NON - FAS

Si 0 0 1 1 0 1 1 Si 1 A a4 a5 a6 a7 a8

Fig. 3.13 Identificare cuvântului de sincronizare E1

Diagrama stărilor unui sistem automat de identificare a cuvântului de

sincronizare de cadru este prezentată în Fig. 3.14.
Sincro incorect recepţionat

Sincro corect recepţionat

Desincronizat

S4
D1

Factor determinant
S3
calitatea cuv. sincro.
Factor determinant
D2
B.E.R.

S2

D3
S1

Sincronizat

Fig. 3.14 Algoritm de identificare şi menţinere a sincronizării de cadru

11
 CANALUL DE SEMNALIZARE E1 (TS16)

Intervalul temporal TS16 din structura cadrului E1 este destinat

semnalizării în modul asociat pentru canalele de voce sau date din structura
cadrului. Alocarea biţilor din intervalul TS16 este prezentată în Fig. 3.15 şi
detaliată în Fig. 3.16.

Fig. 3.15 Alocarea biţilor de semnalizare E1 în TS16

Fig. 3.16 Detalierea alocării biţilor de semnalizare E1 în TS16

12
 Calculul debitului pentru informaţiile conţinute în TS16 se poate face
astfel:
 debitul TS16: DTS16  64 kb/s ;
 debitul cuvântului de sincronizare al unităţii de semnalizare:
DS TS16  4 kb/s ;
 debitul informaţiei de semnalizare alocat pentru un canal util:
DS TS U  2 kb/s ;
 debitul utilizat de un canal util: DU TS U  0,5 kb/s .

Canalul TS16 reprezintă suportul logic pe care se face submultiplexarea

informaţiilor de semnalizare pentru cele 30 de canale utile din compunerea
cadrului E1. Este evidentă necesitata utilizarea unei proceduri de sincronizare a
submultiplexului, respectiv a unităţilor de semnalizare din compunerea
sistemelor de comutaţie. Procedura de inserţie şi extracţie a informaţiilor de
semnalizare asociate celor 30 de canale utile este prezentată în Fig. 3.17 şi
Fig. 3.18.

Fig. 3.17 Submultiplexarea semnalizării din TS16

Fig. 3.18 Transmiterea biţilor de semnalizare între două sisteme de comutaţie

13
 De remarcat, alături de informaţiile ce conţin eşantioane ale canalelor
telefonice, reţeaua de comutaţie internă (RCI) comută şi informaţiile de
semnalizare asociate acestor canale.
Ca urmare a furnizării informaţiei de semnalizare prin intermediul
canalului TS16, o informaţie completă privind semnalizarea tuturor canalelor
apare după 15 cadre plus 1 cadru de sincronizare a semnalizării.
Definirea multicadrului E1 este determinată de furnizarea informaţiei
complete de sincronizare şi semnalizare, Fig. 3.19.

Eşantion, TS – 8 biţi şi 3,9 micos

Bit - 488 ns

b0 b1 b2 b3 b4 b5 b6 b7
MSB LSB
Nivelul TS - Eşantion

TS 0 TS 1 TS 2 .......... TS 31

Nivelul Cadru E1
TS - 8 biţi şi 3,9 micos

Cadrul E1 - 256 biţi şi 125 micos

C0 – E1 C1 – E1 C2 – E1 .......... C15 – E1

Nivelul Multicadru E1 -MC-E1

C – E1 - 256 biţi şi 125 micos

Multicadrul E1 - 4096 biţi şi 2 ms

Fig. 3.19 Structura TS–E1 , cadrului E1 şi MC–E1

Cadrul E1 conţine 32 de canale temporale (TS) de câte 8 biţi fiecare,

obţinuţi cu o frecvenţă de eşantionare de 8 kHz. Din cele 32 de canale temporale
30 sunt utilizate pentru transmiterea informaţiilor pe canale individuale de voce
sau date, iar 2 dintre ele au utilizări speciale (TS0 şi TS16).
Canalul TS 0 este utilizat pentru transmiterea informaţiilor de
sincronizare şi alarmare la nivel de multiplexor primar (flux E1).
Canalul TS 16 este utilizat pentru transmiterea semnalizărilor în modul
comun şi asociat cu privire la starea canalelor utile cuprinse în intervalele TS1 –
TS15 şi TS17 – TS31.

14
 3.2.2 Multiplexul T1, conform G.704
Structura cadrului T1, conform G.704:
 conţine 193 de biţi numerotaţi de la 1 la 193;
 bitul 1 denumit şi F are alocare multiplă, astfel:
 asigură sincronizarea de cadru (FAS) – (2 kb/s);
 canal de date de debit redus (DL) - (4 kb/s);
 monitorizarea calităţii transmisiei (CRC) - (2 kb/s);
 frecvenţa de eşantionare este de 8 kHz.

Parametrii multiplexului T1 (Fig. 3.20 şi Fig. 3.21):

 25 intervale temporale, 24 de câte 8 biţi şi unul de 1 bit;
 numărul de biţi conţinuţi în cadru: N b / c  1  24  8  1  192  193 ;
 frecvenţa de eşantionare f e  8 kHz ;
 debitul unui canal util: Dc  f e  N b / e  8  8  64 kb/s ;
 debitul canalului de serviciu: Ds  f e  Nb / e  8  1  8 kb/s ;
 debitul fluxului: DF  Ds  n  Dc  8  24  64  8  1536  1544 kb/s ;
1 1
 durata unui cadru: Tc    125 s ;
f e 8000
T 125 s
 durata unui bit din componenţa cadrului: Tb  c   647 ns ;
N bc 193
 durata unui multicadru de 24 de cadre: TMC 24  DC  24  125  24  3 ms .

Fig. 3.20 Structura cadrului T1

Fig. 3.21 Structura multicadrului MC24-T1

Din punct de vedere al canalului de serviciu (TS1) şi al canalului de

semnalizare individuală (conţinut în fiecare din TS de la 2 la 24), se poate defini
15
un multicadru de 12 sau 24 de cadre. Multicadrul este o structură virtuală
formată dintr-un număr de cadre care să conducă la repetarea informaţiei
conţinută în canalele speciale, cum ar fi cel de sincronizare sau de semnalizare
(Tabelul 3.6).

MULTICADRUL MC24 - T1

Tabelul 3.6 Multicadrul 24 T1 conform G.704

Bitul F – canalul de
Numărul cadrului

Canalele utile

canal individual
semnalizare de
sincronizare +

Cuvânt de
Alocare Alocare biţi
Numărul Informaţie Semnalizare
bitului în FAS DL CRC b1 b2 b3 b4 b5 b6 b8 (LSB)
multi- b7 b8 din 6 în
cadru
6 cadre
1 1 – m – b1 – b8 –
2 194 – – e1 b1 – b8 –
3 387 – m – b1 – b8 –
4 580 0 – – b1 – b8 –
5 773 – m – b1 – b8 –
6 966 – – e2 b1 – b7 + A b8 A
7 1159 – m – b1 – b8 –
8 1352 0 – – b1 – b8 –
9 1545 – m – b1 – b8 –
10 1738 – – e3 b1 – b8 –
11 1931 – m – b1 – b8 –
12 2124 1 – – b1 – b7 + B b8 B
13 2317 – m – b1 – b8 –
14 2510 – – e4 b1 – b8 –
15 2703 – m – b1 – b8 –
16 2896 0 – – b1 – b8 –
17 3089 – m – b1 – b8 –
18 3282 – – e5 b1 – b7 + C b8 C
19 3475 – m – b1 – b8 –
20 3668 1 – – b1 – b8 –
21 3861 – m – b1 – b8 –
22 4054 – – e6 b1 – b8 –
23 4247 – m – b1 – b8 –
24 4440 1 – – b1 – b7 + D b8 D
FAS – Frame Alignment Signal – Cuvântul de sincronizare de cadru – 0 0 1 0 1 1 –
DL – Data Link – 4 kb/s – Canal de date - m
CRC – Cyclic Redundancy Check – e1 e2 e3 e4 e5 e6 . Se utilizează CRC–6.

16
 MULTICADRUL MC12 - T1
În Tabelul 3.7 este prezentat modul de formare al multicadrului MC12-
T1, conform recomandării din G.704.
Tabelul 3.7 Multicadrul MC12 - T1 conform Rec ITU-T G.704
Biţii din canalele
TS 1 - TS 24
Multiframe
Nr. Biţi de
FAS M - FAS
cadru Biţi de semnalizare
(bitul S)
informaţie LSB din 6 în
6 cadre
1 1 - b1 – b8
2 - 0 b1 – b8
3 0 - b1 – b8
4 - 0 b1 – b8
5 1 - b1 – b8
6 - 1 b1 – b7 + A A
7 0 - b1 – b8
8 - 1 b1 – b8
9 1 - b1 – b8
10 - 1 b1 – b8
11 0 - b1 – b8
12 - 0 b1 – b7 + B B
1 1 - b1 – b8
2 - 0 b1 – b8
3 0 - b1 – b8
4 - 0 b1 – b8
5 1 - b1 – b8
6 - 1 b1 – b7 + C C
7 0 - b1 – b8
8 - 1 b1 – b8
9 1 - b1 – b8
10 - 1 b1 – b8
11 0 - b1 – b8
12 - 0 b1 – b7 + D D
FAS – 1 0 1 0 ... –
M-FAS – 0 0 1 1 1 0 –

Analiza funcţionării canalului de sincronizare (TS0):

 FAS – 0 0 1 0 1 1. Biţi prezenţi pe poziţia 1 în structura cadrului în
cadrele 6, 12, 18, şi 24;
 DL – canal de date de 4 kb/s, format din bitul F (m) din cadrele impare 1,
3, 5, ... şi 23. Poate fi utilizat pentru transmiterea unei alarme privind
pierderea sincronizării la terminalul distant LFA (Lost of Frame
Alignment). Structura acestui mesaj este un cuvânt de 16 biţi cu primii
8 biţi 1L şi următorii 8 biţi 0L. ( 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 );

17
  cuvântul de sincronizare se va transmite permanent până la restabilirea
sincronizării Fig. 3.22.

Local HK

MUX T1 1544kb/s D-MUX

4F – 1,544Mb/s

D-MUX LFA MUX

Se transmite pe linie pe canalul DL secvenţa LFA

Remote HK 1111111100000000

Fig. 3.22 Activarea alarmei privind pierderea sincronizării şi comunicarea

la terminalul distant semnalul LFA

 CRC – canal de estimare a calităţii transmisiei. Se foloseşte secvenţa

CRC–6. Se bazează pe utilizarea bitului F din cadrele 2, 6, 10, 14, 18 şi
22 din multicadru, formând cuvântul e1 e2 e3 e4 e5 e6.

FUNCŢIONAREA CRC–6

Pentru a putea monitoriza calitatea transmisiei şi implicit corectitudinea

informaţiei recepţionate se utilizează o procedură de control tip CRC (Cyclic
Redundancy Check) folosind bitul F din cadrele 2, 6, 10, 14, 18 şi 22.
Observaţie: Se defineşte CMB (Code Message Block) ca fiind structura
multicadrului MC24-T1 în care bitul F are tot timpul valoarea logică 1L. CMB
are deci 4632 biţi cu biţii F pe 1L şi restul biţilor cu valorile impuse de trafic şi
de semnalizarea asociată fiecărui canal (ABCD).
CRC–6 format din e1 e2 e3 e4 e5 e6 are pe e1 ca MSB şi pe e6 ca LSB.
CRC–6 se obţine prin multiplicarea lui CMB cu x 6 şi apoi împărţirea
modulo 2 la polinomul x 6  x 4  1 , fiind restul acestei împărţiri.
Observaţie: Calculul se face pentru CMB anterior şi rezultatul se
introduce în MC24 curent.
La recepţie se procedează la verificarea celor 6 biţi din compunerea
MC24 curent folosind MC24 anterior recepţionat, unde s-au înlocuit toţi biţii F
cu valoarea logică 1L, obţinându-se astfel CMB anterior.

18
 IMPLEMENTAREA PROCEDURII CRC-6 PENTRU CADRUL T1

Se va utiliza polinomul generator: x 6  x  1 , implementat cu regiştri de

deplasare ca în Fig. 3.23.

Fig. 3.23 CRC–6 implementare cu regiştri de deplasare

Blocul CMB va fi format dintr-un multicadru MC24-T1 cu 4632 de biţi,

având toţi biţii identici cu excepţia biţilor F, ce vor fi setaţi pe 1L.
Blocul astfel generat va fi introdus serial la intrarea Input-CMB, începând
cu bitul 1 al multicadrului şi terminând cu bitul 4632, adică bitul 193 al cadrului
24.
După inserarea ultimului bit (b4632) din compunerea CMB, la ieşirea
sistemului CRC-6 la pinii b1, b2, b3, b4, b5 şi b6 sunt disponibile valorile pentru
biţii e1, e2, e3, e4, e5 şi e6.
Aceste valori se inserează în conţinutul multicadrului următor.
După utilizare ieşirile sistemului se resetează fiind pregătit pentru a
efectua calculul CRC–6 pentru următorul multicadru.
La recepţie se procedează similar, înlocuind valorile F recepţionate cu 1L
şi efectuând aceeaşi verificare CRC–6. Dacă prin comparaţia bit cu bit a
valorilor obţinute la verificarea de la recepţie cu valorile recepţionate din linie în
MC24 anterior se obţin valori identice, atunci se validează conţinutul MC24
anterior transmis.

PARAMETRII CANALULUI DE SINCRONIZARE T1 (TS0)

Cuvântul de sincronizare FAS (Frame Alignment Signal) se

monitorizează permanent chiar şi după obţinerea sincronizării.
Pierderea semnalului de sincronizare trebuie detectată în maximum
12 ms. După detectarea acestei stări se aşteaptă un număr prestabilit (3 până la
5) de cadre după care se confirmă pierderea semnalului de sincronizare şi se
activează o alarmă locală şi distantă.
Alarma locală (local housekeeping – LHK) poate fi una de tip 1L pe un
pin intern informând interfaţa locală (IJ) responsabilă cu transmiterea fluxului,

19
poate fi de asemenea optică şi acustică pentru informarea operatorilor din
centrele de comunicaţie.
Alarma distantă (Remote Housekeeping – RHK) se transmite prin
intermediul canalului DL la echipamentul distant, semnalizând LFA (Lost of
Frame Alignment). Semnalul LFA este format din bitul F (m) din cadrele
impare 1, 3, 5, ... şi 23, are 16 biţi şi structura 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0.
Acest cuvânt se va transmite permanent până la restabilirea sincronizării.
Timpul maxim de restabilire a sincronizării este estimat la 15 ms.
Strategia de recuperare a cuvântului de sincronizare şi implicit de
obţinere a sincronizării implică utilizarea şi a informaţiei din CRC–6. Ea este
sintetizată în diagrama din Fig. 3.24. Acest lucru certifică suplimentar, fără însă
a da garanţii, că procesul de detectare a cuvântului de sincronizare s-a făcut
corect.

Fig. 3.24 Procesul de sincronizare cu utilizarea CRC–6

20
 3.2.3 Parametrii comparativi E1 şi T1

Nivelul 1 de multiplexare PDH este dominat de standardele E1

(European) cu 30 canale telefonice modulate PCM cu legea A de compandare şi
T1 (S.U.A.) cu 24 canale telefonice modulate PCM cu legea  de compandare.
Diferenţele dintre cele două standarde sunt prezentate în Tabelul 3.8 şi se
referă la mecanismul de sincronizare şi semnalizare.
Tabelul 3.8 Parametrii comparativi – E1, T1
E1 T1
Parametru
(2048 kb/s) (1544 kb/s)
Modulaţie PCM Legea A Legea 
Număr de intervale temporale (TS) 32 24+1
Frecvenţa de eşantionare ( fe ) 8 kHz 8 kHz
Nr. biţi în TS 8 8
Debit echivalent canal temporal (TS) 64 kb/s 64 kb/s
Debit echivalent flux 2048 kb/s 1544 kb/s
Poziţie canal sincronizare în structura
TS 0 TS 0
fluxului
Debit canal de sincronizare 64 kb/s 8 kb/s
Nr. biţi cuvânt de sincronizare 8 1
Cuv. de sincronizare 10011011 1/0
Poziţie canal de semnalizare în structura
TS 16 TS 1 – TS 24
fluxului
Debit global canal de semnalizare 64 kb/s 32 kb/s
Debit echivalent alocat fiecărui canal
2 kb/s 1,33 kb/s
individual

Mecanismul de semnalizare la E1 presupune canal comun, pe când cel de

la T1 utilizează bitul cel mai puţin semnificativ din şase în şase cadre pentru a
semnaliza starea canalelor individuale.
Diferenţe funcţionale majore sunt doar la nivelul canalului de sincronizare
şi semnalizare. Acestea au fost determinate în mare parte de considerente
economice privind obţinerea şi menţinerea unei pieţe de desfacere decât din
raţiuni tehnice. Ambele procedee tehnice sunt acum relativ uşor de implementat
în echipamente şi se dovedesc perfect funcţionale ambele.
Pentru semnalul informaţional există diferenţă doar în ceea ce priveşte
mecanismul de compandare neliniară de la nivelul coderelor PCM. În practică se
utilizează transcodere pentru a elimina aceste diferenţe, care sunt de altfel
nesemnificative.

21
 3.3 ALARME SPECIFICE MULTIPLEXĂRII PDH

Pentru a putea construi o structură de multiplexare de ordin superior este

necesară introducerea unor semnale specifice de control. Aceste semnale sunt
definite de G.775, astfel:
 LOS – Loss of Signal (Pierderea semnalului la recepţie);

 AIS – Alarm Indication Signal (Alarmă privind funcţionarea

defectuoasă a sistemului de multiplexare local);
 RDI – Remote Defect Indication (Alarmă privind funcţionarea

defectuoasă a sistemului de multiplexare distant).

Activarea şi dezactivarea acestor alarme se face după anumite criterii.
Criteriile de activare/dezactivare ale alarmelor sunt definite în mod diferit
în funcţie de nivelul de multiplexare la care funcţionează. Nivelurile de
multiplexare sunt definite de G.702.

3.3.1 Alarma LOS (Loss of Signal)

Activarea şi dezactivarea alarmei LOS se face după o curbă de histerezis

cu 2 niveluri N1 şi N2, niveluri definite pentru fiecare nivel PDH, prezentate în
Fig. 3.25.

Fig. 3.25 Mecanism activare alarmă tip LOS

În Tabelul 3.9 sunt prezentate nivelurile de activare, respectiv dezactivare

specifice fiecărui nivel de multiplexare certificat de G.702.

22
 Tabelul 3.9. Niveluri relative activare/dezactivare LOS
Nivel Debit flux Ecart între Ecart între
Interval de încredere
PDH [kb/s] Nr şi N1 [dB] Nr şi N2 [dB]
0 64 35 3 ti  n  T
1 2048 35 9 cu
2 8448 35 9 10  n  255
3 34 368 35 15 unde:
4 139 264 35 15 n – biţi, T – durată bit

3.3.2 Alarma AIS (Alarm Indication Signal)

Semnalul AIS este activat de una dintre entităţile aflate în comunicaţie

prin trimiterea în mod continuu de 1 logic către partener.
Transmiterea componentei de curent continuu către partenerul de
comunicaţie este împiedicată de utilizarea codului de linie care asigură tranziţii
ale nivelului semnalului pe linie chiar şi la succesiuni lungi de 1 logic sau 0
logic.
La destinaţie ar trebui să se recepţioneze 1 logic pe toată durata activării
acestei alarme, care în mod uzual depăşeşte durata unui cadru (125 s ), însă
datorită influenţei perturbaţiilor din canalul de comunicaţie în mod accidental la
recepţie pot să apară şi valori de tip 0 logic. Ca urmare, în Tabelul 3.10 sunt
definite valorile limită de la care se consideră activată, respectiv dezactivată
alarma de tip AIS.

Tabelul 3.10 Niveluri de activare/dezactivare AIS

Dimensiunea cadrului
Debit flux Nivel activare Nivel dezactivare
conform ITU-T
[kb/s] AIS (Nota 1) AIS (Nota 2)
[biţi]
6 312 4 840 (G.747) 5
8 448 4 840 (G.742) 5
34 368 4 1536 (G.751) 5
34 368 5 2148 (G.753) 6
139 264 5 954 (G.755) 6
139 264 5 2928 (G.751) 6
Nota 1 – AIS se activează la destinaţie dacă nr. de 0 logic recepţionaţi în
intervalul unui cadru este mai mic decât limita precizată în coloana 2.

Nota 2 – AIS se dezactivează la destinaţie dacă nr. de 0 logic recepţionaţi în

intervalul unui cadru este mai mare decât limita precizată în coloana 4.

Observaţie - Face excepţie de la numărătoare primul cadru pentru a se evita

numărarea biţilor de 0 logic din cadrul dinainte de activare.

23
 3.3.3 Alarma RDI (Remote Defect Indication)

Semnalul RDI este o alarmă prezentă la echipamentul local, activată din

linie prin citirea unei indicaţii furnizată de echipamentul distant. Alarma RDI
reflectă starea funcţionării echipamentului distant, Fig. 3.26.
Sunt definite alarme RDI pentru fiecare nivel de multiplexare. La nivelul
1 pentru fluxul E1 (2048 kb/s) sunt definite două alarme RDI, una pentru nivelul
flux şi una pentru canalul de semnalizare (TS16) din cadrul fluxului E1.
Mecanismele de activare şi dezactivare sunt prezentate în Tabelul 3.11.

Fig. 3.26 Mecanism activare alarmă tip RDI

Tabelul 3.11 Niveluri de activare/dezactivare RDI, conform G.775

Debit flux
Nivel activare RDI Nivel dezactivare RDI Observaţie
[kb/s]
2 048 Bitul AIS setat pe 1 logic pentru Bitul AIS setat pe 0 logic pentru
Nota 1
(TS16) 1 la 5 multicadre de 2 ms 1 la 5 multicadre de 2 ms
Bitul AIS setat pe 1 logic pentru Bitul AIS setat pe 0 logic pentru
2 048
2 la 5 grupe de câte 2 cadre 2 la 5 grupe de câte 2 cadre Nota 2
(TS0)
(250 s) (250 s)
Bitul AIS setat pe 1 logic pentru Bitul AIS setat pe 0 logic pentru
8 448 Nota 3
3 la 5 cadre consecutive 3 la 5 cadre consecutive
Bitul AIS setat pe 1 logic pentru Bitul AIS setat pe 0 logic pentru
34 368 Nota 4
3 la 5 cadre consecutive 3 la 5 cadre consecutive
Bitul AIS setat pe 1 logic pentru Bitul AIS setat pe 0 logic pentru
139 264 Nota 5
3 la 5 cadre consecutive 3 la 5 cadre consecutive
Nota 1 - AIS este bitul 2 („y”) din structura cuvântului de sincronizare a unităţii de
semnalizare. Prezent în TS 16 din cadrul 0 al multicadrului, conform G.704.
Nota 2 – AIS este bitul 2 (A) din structura cuvântului de sincronizare al fluxului. Prezent în
TS 0 din cadrele pare unde apare cuvântul de sincronizare (FAS), conform G.704.
Nota 3 – AIS este bitul 11 din structura cadrului, conform G.742.
Nota 4 – AIS este bitul 11 din structura cadrului, conform G.751.
Nota 5 - AIS este bitul 13 din structura cadrului, conform G.751.

24
 3.4 MULTIPLEXAREA PDH DE ORDINUL DOI

Pentru a obţine capacităţi de transport de capacităţi mai mari folosind

acelaşi mediu de transmisie se utilizează multiplexări de ordin superior. Un flux
de ordin superior, denumit agregat, se obţine prin multiplexarea bit cu bit a
fluxurilor de ordin inferior în raport cu nivelul curent de multiplexare, denumite
tributari, mecanism prezentat în Fig. 3.27.

Fig. 3.27 Multiplexarea de ordin superior

Multiplexul de ordin doi de tip E2 conţine include 4 tributari E1 de

2048 kb/s şi formează un agregat E1 de 8448 kb/s (Fig. 3.28).

Tb1 – E1/2048 kb/s

Tb2 – E1/2048 kb/s Mux II

Agregat E2/8448 kb/s
Tb3 – E1/2048 kb/s E2
Tb4 – E1/2048 kb/s

Fig. 3.28 Multiplexarea de ordinul II şi formarea cadrului E2

3.4.1 Sincronizarea tributarilor cu buffere elastice

Vitezele de intrare ale tributarilor sunt diferite de valoarea standard de

2048 kb/s. Variaţia vitezelor de intrare este dependentă de stabilitatea
oscilatorului sistemului tehnic care a emis respectivul flux de date. Există
variaţii şi faţă de valoarea standard, dar şi variaţii relative unul faţă de celălalt
(Fig. 3.29).

25
 Fig. 3.29 Variaţiile vitezelor de intrare ale tributarilor

Dacă variaţiile vitezelor instantanee de intrare ale tributarilor se înscriu în

anumite limite, ele pot fi compensate cu ajutorul bufferelor elastice (BE).
Bufferul elastic este în fapt o memorie în care se poate scrie şi citi cu viteze
diferite, variaţiile pointerilor de scriere şi citire sunt dictate frecvenţelor
instantanee de lucru ale sistemelor de intrare şi de ieşire. Plasarea BE este
prezentată în Fig. 3.30.

v1 BE1 vref

v2 BE2 vref

Mux E2 E2-8448 kb/s

v3 BE3 vref

v4 BE4 vref

Fig. 3.30 Plasarea BE în cadrul sistemului de multiplexare

Multiplexarea de ordinul superior se face utilizând mecanisme de

compensare a variaţiilor relative de viteză dintre tributari.

3.4.2 Multiplexarea de ordinul doi cu compensare pozitivă

(conform G.742)

Parametrii principali:
- numărul de tributari: N trib  4 ;
- viteza de intrare de referinţă a tributarilor: Vtrib-ref  2048 kb/s ;
- toleranţa vitezei de intrare a tributarilor: 10 kHz ;
26
- viteza de ieşire de referinţă a agregatului: Vagregat-ref  8448 kb/s ;
- toleranţa vitezei de ieşire a agregatului: 30 ppm  253 Hz ;
- numărul de biţi din cadru: N b/c  848 biţi;
N 848
- durata unui cadru: TC  B / Cadru   100,378 s ;
Dagregat 8448  103
206
- factor de compensare: J F   1,004878 ;
205
- valoare nominală compensată:
J N  J F  VIN  1,004878  2048 kb/s  2057,99 kb/s ;

- valoare relativă compensată: J R  J N  VIN  10 kb/s .

Cadrul E2 cu justificare pozitivă conţine 848 de biţi dintre care:

- 10 biţi de sincronizare;
- 2 biţi de alarmă la nivel E2;
- 12 biţi de control al justificării (distribuiţi în CJ1, CJ2, CJ3);
- 4 biţi de justificare (JUSTIFICARE), grupa GE 206;
- precum şi 820 de biţi utili grupaţi în 205 grupe elementare GE.

Structura cadrului este prezentată în Fig. 3.31.

Fig. 3.31 Structura cadrului E2 cu justificare pozitivă

27
 Justificarea pozitivă în cadrul E2

Este necesară pentru a putea compensa variaţiile în sens pozitiv, ale

vitezelor medii de intrare faţă de valoarea de referinţă. Prin utilizarea biţilor din
GE206 se pot compensa diferenţe de până la 10 kb/s. Diferenţele mai mici de
10 kb/s se pot obţine folosind corespunzător bitul corespondent din GE206 o
dată la 2, 3, 4, ... cadre. De exemplu, prin activarea bitului de justificare o dată la
2 cadre se compensează diferenţe în sens pozitiv faţă de referinţă de 5 kb/s.

Observaţii:
 grupa biţilor de justificare este considerată şi grupa elementară de
rezervă GE 206;
 biţii din grupa de justificare se activează individual pe baza votului
majoritar obţinut din analiza biţilor de control ai justificării (CJ1, CJ2,
CJ3), Fig. 3.32;
 se utilizează metoda votului majoritar pentru a compensa eventualele
influenţe ale B.E.R.;
 este esenţială evaluarea corectă a biţilor de control ai justificării pentru
că o eventuală eroare în interpretarea lor ar introduce sau elimina un
bit din componenţa unui flux de tip E1, fenomen mult mai grav decât
interpretarea eronată a unui bit din structura unui flux. Efectul este
alunecarea spre dreapta sau stânga cu un bit a tuturor biţilor din
componenţa lui E1 şi pierderea sincronizării la nivelul inferior de
multiplexare.

Fig. 3.32 Justificarea pozitivă în cadrul E2

Sincronizarea fluxului de tip E2

Pentru sincronizare se utilizează un cuvânt de sincronizare compus din

10 biţi plasaţi în primele 10 poziţii ale cadrului E2, Fig. 3.33.

28
 Fig. 3.33 Sincronizarea şi alarmarea în cadrul E2

Observaţii:
 s-a optat pentru varianta plasării succesive a biţilor de sincronizare;
 FAS (Frame Alignment Signal) se consideră a fi detectat dacă s-a detectat
de 3 ori consecutiv cuvântul de sincronizare în aceeaşi poziţie;
 LFA (Lost of Frame Alignment) se activează dacă nu s-a putut detecta de
4 ori consecutiv cuvântul de sincronizare în poziţia aşteptată (cea iniţial
considerată a fi corectă pe baza sincronizării anterioare), Fig. 3.34;
 se iniţiază procedura de resincronizare în următoarea situaţie: în cadrul n
s-a identificat cuvântul de sincronizare, iar în unul din cadrele n + 1 şi
n + 2 nu se poate identifica;
 recomandarea G.742 nu obligă la această strategie de sincronizare, dar
sugerează că prin utilizarea altei metode să se obţină sincronizarea în
maxim 1 ms, incluzând şi activarea alarmelor, biţii 11 şi 12 din structura
cadrului.

Fig. 3.34 Algoritmul sincronizării la nivelul E2

29
 3.4.3 Multiplexarea de ordinul doi cu compensare
negativă/nulă/pozitivă (conform G.745)

Multiplexarea oferă un control mai bun al compensării diferenţelor

relative de viteză dintre tributari prin utilizarea a două grupe de compensare şi a
unui mecanism de control mai eficient al compensării.

Parametrii principali ai fluxului E2 (G.745):

- numărul de tributari: N trib  4 ;
- viteza de intrare de referinţă a tributarilor:Vtrib-ref  2048 kb/s ;
- toleranţa vitezei de intrare a tributarilor: 4 kb/s ;
- viteza de ieşire de referinţă a agregatului: Vagregat-ref  8448 kb/s ;
- toleranţa vitezei de ieşire a agregatului: 30 ppm  253 Hz ;
- numărul de biţi din cadru: N b/c  1056 biţi;
N 1056
- durata unui cadru: TC  B/Cadru   125 s ;
Dagregat 8448  103
513
- factor de compensare pozitivă: J F   1,001953125 ;
512
- valoare nominală pozitivă compensată:
J N  J F  VIN  1,001953125  2048 kb/s  2052 kb/s ;

- valoare relativă pozitivă compensată: J R  J N  VIN  4 kb/s .

511
- factor de compensare negativă: J F   0,998046875 ;
512
- valoare nominală negativă compensată:
J N  J F  VIN  0,998046875  2048 kb/s  2044 kb/s ;

- valoare relativă negativă compensată: J R  J N  VIN  4 kb/s .

Cadrul E2 cu justificare negativă/nulă/pozitivă conţine 1056 de biţi

dintre care:
- 8 biţi de sincronizare (b1 – b8);
- 4 biţi de alarme (b269 – b272);
- 4 biţi rezervaţi pentru alte aplicaţii (canal de serviciu ADPCM la
32 kb/s) (b533 – b536);
- 12 biţi de control al justificării (distribuiţi în CJ1, CJ2, CJ3);
30
 - 4 biţi de justificare negativă, grupa GE 256, în mod normal (justificare
negativă inactivă) utilizaţi de către tributari;
- 4 biţi de justificare pozitivă, grupa GE 257, în mod normal (justificare
pozitivă inactivă) neutilizaţi de către tributari;
- precum şi 1020 de biţi utili grupaţi în 255 grupe elementare GE.

Structura cadrului este prezentată în Fig. 3.35.

Fig. 3.35 Structura cadrului E2 conform G.745

Metoda de multiplexare presupune formarea grupelor elementare (GE) de

4 biţi prin preluarea de la fiecare flux de intrare a câte unui bit. Nu este relevantă
structura tributarului, adică nu se solicită alinierea tributarilor la nivel de bit, ci
doar la nivel de debit de intrare.
Având în vedere faptul că bufferele elastice de la intrarea fluxurilor nu pot
compensa în totalitate decalajele dintre vitezele de intrare, sunt permise decalaje
în limita a 4 kb/s .
Compensarea decalajelor în sens pozitiv până la maxim 4 kb/s faţă de
referinţă ( 2048 kb/s ) se face prin activarea bitului corespunzător portului de
intrare al fluxului din grupa elementară 257 (GE 257).
Compensarea decalajelor în sens negativ până la maxim 4 kb/s faţă de
referinţă ( 2048 kb/s ) se face prin invalidarea bitului corespunzător portului de
intrare al fluxului din grupa elementară 256 (GE 256).
Mecanismul de activare sau inactivare a biţilor celor două grupe
elementare speciale (GE 256 şi GE 257) se face folosind biţii de control ai
justificării după o schemă prezentată în Fig. 3.36.
31
 Fig. 3.36 Mecanismul de activare al biţilor de justificare

În Fig. 3.36 este prezentat scenariul de activare a mecanismului de

compensare pentru cele patru fluxuri astfel:
 Fluxul 1 – compensare nulă, bitul de justificare negativă activat
(b797) şi bitul de justificare pozitivă inactivat (b801);
 Fluxul 2 – compensare pozitivă, bitul de justificare negativă
activat (b798) şi bitul de justificare pozitivă activat (b802);
 Fluxul 3 – compensare negativă, bitul de justificare negativă
inactivat (b800) şi bitul de justificare pozitivă inactivat (b804);
 Fluxul 4 – compensare nulă, bitul de justificare negativă activat
(b793) şi bitul de justificare pozitivă inactivat (b801).
După cum se observă regula de compensare este următoarea, pentru
compensarea:
 nulă: bitul de justificare negativă activat şi bitul de justificare
pozitivă inactivat;
 pozitivă: bitul de justificare negativă activat şi bitul de
justificare pozitivă activat;
 negativă, bitul de justificare negativă inactivat şi bitul de
justificare pozitivă inactivat.
Activarea sau inactivarea biţilor de justificare se face după o schemă cu
semnalizare în două cadre succesive şi execuţie în cadrul al doilea. Valorile
implicite sunt activ pentru bitul de compensare negativă şi inactiv pentru bitul de
compensare pozitivă.
Randamentul comunicaţiei din punct de vedere al traficului referitor la
mecanismul de compensare este:
2  4  256
C   99,41%
2  4  256  12

32
 Mecanismul de sincronizare la nivelul E2

Sincronizarea se face după recepţionarea corectă a cuvântului de

sincronizare (1 1 1 0 0 1 1 0), prezent în locaţiile b1 la b8, în două cadre
succesive.
Ieşirea din starea de sincronizare şi trecerea în starea desincronizat se face
după recepţionarea incorectă a cinci cuvinte de sincronizare succesive.
Mecanismul de tranziţie al stărilor este prezentat în Fig. 3.37.

Fig. 3.37 Algoritmul de tranziţie al stărilor în procesul

de sincronizare conform G.745

Timpul de sincronizare sau resincronizare nu va depăşi valoarea de 20 ms.

Semnalul de tact la recepţie poate fi extras de către demultiplexor cu
ajutorul unui circuit de extragere a tactului.
Pierderea sincronizării la nivelul E2 trebuie comunicată şi nivelului E1
(tributarilor) prin activarea semnalului AIS.
Semnalul AIS la nivelul E2 ca şi la nivelul E1 este format prin
transmiterea continuă către echipamentul partener a unui şir continuu de 1 logic.
Procedura de sincronizare nu este impusă de standardul G.745, poate fi
liber implementată, însă ea trebuie să se finalizeze în intervalul de timp precizat.

33
 3.5 MULTIPLEXAREA DE ORDIN TREI

3.5.1 Multiplexarea de ordinul trei cu compensare pozitivă

(conform G.751)

Parametrii principali:
- numărul de tributari: N trib  4 ;
- viteza de intrare de referinţă a tributarilor:Vtrib-ref  8448 kb/s ;
- viteza de ieşire de referinţă a agregatului: Vagregat-ref  34368 kb/s ;
- toleranţa vitezei de ieşire a agregatului: 20 ppm  684 Hz ;
- numărul de biţi din cadru: N b/c  1536 biţi;
N 1536
- durata unui cadru: TC  B/Cadru   44,69 s ;
Dagregat 34368  103
378
- factor de compensare: J F   1,00265252 ;
377
- valoare nominală compensată:
J N  J F  VIN  1,00265252  8448 kb/s  8470,4084 kb/s ;

- valoare relativă compensată: J R  J N  VIN  22 kb/s .

Cadrul E3 cu justificare pozitivă (G.751) conţine 1536 de biţi dintre care:

- 10 biţi de sincronizare;
- 2 biţi de alarmă la nivel E3;
- 12 biţi de control al justificării (distribuiţi în CJ1, CJ2, CJ3);
- 4 biţi de justificare, grupa GE 379;
- precum şi 1508 de biţi utili grupaţi în 377 grupe elementare GE.

Structura cadrului este prezentată în Fig. 3.38.

34
 Fig. 3.38 Structura cadrului E3 cu justificare pozitivă

Justificarea pozitivă utilizată în multiplexul E3

Procedura de justificare este necesară pentru a putea compensa variaţiile

în sens pozitiv ale vitezelor medii de intrare faţă de valoarea de referinţă. Prin
utilizarea biţilor din GE387 se pot compensa diferenţe de până la 22 kb/s.
Diferenţele mai mici de 22 kb/s se pot obţine folosind bitul corespunzător din
GE 387 odată la 2, 3, 4, ... cadre. De exemplu, prin activarea bitului de
justificare odată la 2 cadre se compensează diferenţe în sens pozitiv faţă de
referinţă de 11 kb/s.
Mecanismul de control al justificării este similar cu cel utilizat pentru
nivelul 2 de multiplexare cu compensare pozitivă (G.742) descris în capitolul
3.4.2.

Sincronizarea E3, conform G.751

Pentru sincronizare se utilizează un cuvânt de sincronizare compus din

10 biţi plasaţi în primele 10 poziţii ale cadrului E3, conform Fig. 3.39.

Fig. 3.39 Sincronizarea şi alarmarea în cadrul E3

35
 Observaţii:
 s-a optat pentru varianta plasării succesive a biţilor de sincronizare;
 FAS (Frame Alignment Signal) se consideră a fi detectat dacă s-a detectat
de 3 ori consecutiv cuvântul de sincronizare în aceeaşi poziţie;
 LFA (Lost of Frame Alignment) se activează dacă nu s-a putut detecta de
4 ori consecutiv cuvântul de sincronizare în poziţia aşteptată (cea iniţial
considerată a fi corectă pe baza sincronizării anterioare);
 se iniţiază procedura de resincronizare în următoarea situaţie: în cadrul n
s-a identificat cuvântul de sincronizare, iar în unul din cadrele n+1 şi n+2
nu se poate identifica;
 recomandarea G.751 nu obligă la această strategie de sincronizare, dar
sugerează că prin utilizarea altei metode să se obţină sincronizarea în
maxim 1 ms incluzând şi activarea alarmelor, biţii 11 şi 12 din structura
cadrului.

Algoritmul sincronizării este prezentat în Fig. 3.40.

Sincro incorect recepţionat Sincro corect recepţionat

Desincronizat

S3

D1

S2

D1

S1

Sincronizat

Fig. 3.40 Algoritmul sincronizării la nivelul E3

Bitul 11 este utilizat pentru transmiterea alarmelor la echipamentul

distant.
Bitul 12 este rezervat pentru utilizări naţionale. În relaţiile internaţionale
va fi setat pe 1 logic.

36
 3.5.2 Multiplexarea de ordinul trei cu compensare
negativă/nulă/pozitivă (conform G.753)

Parametrii principali ai fluxului E3 (G.753):

- numărul de tributari: N trib  4 ;
- viteza de intrare de referinţă a tributarilor:Vtrib-ref  8448 kb/s ;
- toleranţa vitezei de intrare a tributarilor: 8 kb/s ;
- viteza de ieşire de referinţă a agregatului: Vagregat-ref  34368 kb/s ;
- toleranţa vitezei de ieşire a agregatului: 20 ppm  687 Hz ;
- numărul de biţi din cadru: N b/c  2148 biţi;
N 2148
- durata unui cadru: TC  B/Cadru   62,5 s ;
Dagregat 34368  103
1057
- factor de compensare pozitivă: J F   1,00094697 ;
1056
- valoare nominală pozitivă compensată:
J N  J F  VIN  1,00094697  8448 kb/s  8456 kb/s ;

- valoare relativă pozitivă compensată: J R  J N  VIN  8 kb/s .

1055
- factor de compensare negativă: J F   0,99905303 ;
1056
- valoare nominală negativă compensată:
J N  J F  VIN  0,99905303  8448 kb/s  8440 kb/s ;

- valoare relativă negativă compensată: J R  J N  VIN  8 kb/s .

Cadrul E3 cu justificare negativă/nulă/pozitivă conţine 2148 de biţi

dintre care:
- 12 biţi de sincronizare (b1 – b12);
- 4 biţi de alarme (b269 – b272);
- 4 biţi rezervaţi pentru alte aplicaţii (canal de serviciu ADPCM la
32 kb/s) (b533 – b536);
- 12 biţi de control al justificării (distribuiţi în CJ1, CJ2, CJ3);
- 4 biţi de justificare negativă, grupa GE 256, în mod normal (justificare
negativă inactivă) utilizaţi de către tributari;
- 4 biţi de justificare pozitivă, grupa GE 257, în mod normal (justificare
pozitivă inactivă) neutilizaţi de către tributari;
37
 - precum şi 1020 de biţi utili grupaţi în 255 grupe elementare GE.
Structura cadrului este prezentată în Fig. 3.41.

Setul I – 716 biţi Setul II – 716 biţi Setul III – 716 biţi

2148 biţi şi 62,5 microsecunde

Setul I b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19 b20 b713 b714 b715 b716
. . .
12 biţi - cuvânt de sincronizare 4 biţi – GE 1 4 biţi – GE 2 4 biţi – GE 176

Setul II b717 b718 b719 b720 b721 b722 b723 b724 b725 b726 b727 b728 b729 b730 b731 b732 . . . . . . . . b1429 b1430 b1431 b1432

4 biţi – CJ 1 4 biţi – Alarmă 4 biţi – CJ 2 4 biţi – GE 177 4 biţi – GE 352

Setul III b1433 b1434 b1435 b1436 b1437 b1438 b1439 b1440 b1441 b1442 b1443 b1444 b1445 b1446 b1447 b1448 b1449 b1450 b1451 b1452 . . . b2145 b2146 b2147 b2148

4 biţi – CJ 3 4 biţi – Rezervă 4 biţi – STUFFING 4 biţi – STUFFING 4 biţi – GE 353 4 biţi – GE 527
negativ (GE 528) pozitiv (GE 529)

Fig. 3.41 Structura cadrului E3 conform G.745

Metoda de multiplexare presupune formarea grupelor elementare (GE) de

4 biţi prin preluarea de la fiecare flux de intrare a câte unui bit. Nu este relevantă
structura tributarului, adică nu se solicită alinierea tributarilor la nivel de bit, ci
doar la nivel de debit de intrare.
Având în vedere faptul că bufferele elastice de la intrarea fluxurilor nu pot
compensa în totalitate decalajele dintre vitezele de intrare, sunt permise decalaje
în limita a 4 kb/s .
Compensarea decalajelor în sens pozitiv până la maxim 4 kb/s faţă de
referinţă ( 2048 kb/s ) se face prin activarea bitului corespunzător portului de
intrare al fluxului din grupa elementară 257 (GE 257).
Compensarea decalajelor în sens negativ până la maxim 4 kb/s faţă de
referinţă ( 2048 kb/s ) se face prin invalidarea bitului corespunzător portului de
intrare al fluxului din grupa elementară 256 (GE 256).
Mecanismul de activare sau inactivare a biţilor celor două grupe
elementare speciale (GE 256 şi GE 257) se face folosind biţii de control ai
justificării după o schemă prezentată în Fig. 3.42.

38
 Fig. 3.42 Mecanismul de activare al biţilor de justificare E3

În Fig. 3.42 este prezentat scenariul de activare a mecanismului de

compensare pentru cele patru fluxuri astfel:
 Fluxul 1 – compensare nulă, bitul de justificare negativă activat
(b797) şi bitul de justificare pozitivă inactivat (b801);
 Fluxul 2 – compensare pozitivă, bitul de justificare negativă
activat (b798) şi bitul de justificare pozitivă activat (b802);
 Fluxul 3 – compensare negativă, bitul de justificare negativă
inactivat (b800) şi bitul de justificare pozitivă inactivat (b804);
 Fluxul 4 – compensare nulă, bitul de justificare negativă activat
(b793) şi bitul de justificare pozitivă inactivat (b801).
După cum se observă regula de compensare este următoarea, pentru
compensarea:
 nulă: bitul de justificare negativă activat şi bitul de justificare
pozitivă inactivat;
 pozitivă: bitul de justificare negativă activat şi bitul de
justificare pozitivă activat;
 negativă, bitul de justificare negativă inactivat şi bitul de
justificare pozitivă inactivat.
Activarea sau inactivarea biţilor de justificare se face după o schemă cu
semnalizare în două cadre succesive şi execuţie în cadrul al doilea. Valorile
implicite sunt activ pentru bitul de compensare negativă şi inactiv pentru bitul de
compensare pozitivă.
Randamentul comunicaţiei din punct de vedere al traficului referitor la
mecanismul de compensare este:
2  4  256
C   99,41%
2  4  256  12

39
 Mecanismul de sincronizare la nivelul E3

Sincronizarea se face după recepţionarea corectă a cuvântului de

sincronizare (1 1 1 0 0 1 1 0), prezent în locaţiile b1 la b8, în două cadre
succesive.
Ieşirea din starea de sincronizare şi trecerea în starea desincronizat se face
după recepţionarea incorectă a cinci cuvinte de sincronizare succesive.
Mecanismul de tranziţie al stărilor este prezentat în Fig. 3.43.

Fig. 3.43 Algoritmul de tranziţie al stărilor în procesul de sincronizare E3

Timpul de sincronizare/resincronizare nu va depăşi valoarea de 20 ms.

Semnalul de tact la recepţie poate fi extras de către demultiplexor cu
ajutorul unui circuit de extragere a tactului.
Pierderea sincronizării la nivelul E2 trebuie comunicată şi nivelului E1
(tributarilor).
Semnalul AIS la nivelul E2 ca şi la nivelul E1 este reprezentată de
transmiterea continuă către echipamentul partener a unui şir de 1 logic.

40
 3.6 BIBLIOGRAFIE

Recomandările ITU-T
[3.1] G.701 – Vocabular de termeni specifici în transmisia şi multiplexarea
digitală
[3.2] G.702 – Debitele ierarhiei digitale
[3.3] G.703 – Caracteristicile fizice şi electrice ale interfeţelor digitale
[3.4] G.704 – Structura cadrelor sincrone digitale ce operează la 1554, 6312,
2048, 8448 şi 44736 kB/s
[3.5] G.705 – Caracteristicile modulelor funcţionale specifice ierarhiei PDH
[3.6] G.706 – Sincronizarea şi verificarea CRC a cadrelor definite în G.704
[3.7] G.741 – Consideraţii generale privind echipamentele de multiplexare de
ordinul doi
[3.8] G.742 – Multiplexarea digitală de ordinul doi cu compensare pozitivă
[3.9] G.745 – Multiplexarea digitală de ordinul doi cu compensare nulă/
zero/pozitivă
[3.10] G.751 – Multiplexarea digitală de ordinul trei şi patru cu compensare
pozitivă
[3.11] G.753 – Multiplexarea digitală de ordinul trei cu compensare nulă/
zero/pozitivă
[3.12] G.775 – Criterii de activare şi dezactivare pentru alarmele LOS, AIS şi
RDI specifice multiplexelor PDH
[3.13] Niculescu, Grazziela – Analiza şi modelarea sistemelor de comunicaţii,
Ed. Matrix Rom, Bucureşti, 1997
[3.14] Rădulescu, Tatiana – Sisteme şi reţele de comunicaţii, Ed. Tehnică,
Bucureşti, 1995
[3.15] Zahan, Sorina – Telefonia digitală în reţelele de telecomunicaţii, Ed
Albastră, Cluj-Napoca, 2001
[3.16] Dobrotă, Virgil – Reţele digitale în telecomunicaţii, Ed. Mediamira,
Cluj-Napoca, 2002
[3.17] Niculescu, Grazziela – Tehnici şi sisteme de comutaţie, Ed. Matrix Rom,
Bucureşti, 2001

41
 Anexa 3.1 – Ierarhie digitală de multiplexare
(DMH – Digital Multiplex Hierarchy)

42
 Anexa 3.2 – Ierarhie digitală de multiplexare bazată pe 1544 kb/s (T1)

Ierarhia PDH

Debit kb/s Nivel

TV Videoconferinţă H.120, 64
H.130
Interfaţă G.703

1 23 (24)
1
Voce Mux PCM G.733
24

Multiplex digital G.734

1
Voce ADPCM G.724
48

Centrală digitală
G.705, Q.511, Q.5112

Grup
1
de Transmultiplexor G.794
bază B 2
1.544
1
Interfaţă G.703
1
Transcoder G.726 1
2 4

Circuit digital G.763 Digital multiplex G.743

Line digitală G.951,

G.955

1 Multiplex PCM
Voce
96 G.746

Centrala digitală
G.705, Q.511 Interfaţă G.703
2
1 5 1 7 6.312

Digital multiplex Digital multiplex

Line digitală G.951, G955
G.743 G.743

32064 44.736
3
1 3 Interface G.703 Interface G.703
Line digitală G.955 Digital multiplex Digital line system
G.752 G.956, G955

97.728 4

Line digitală G.953, Interfaţă G.703

G.955

43
 Anexa 3.3 – Ierarhie digitală de multiplexare bazată pe 2048 kb/s (E1)

44