Proiect ASPC

Date de proiectare pentru echipele:

NR. Student FIR-sistolic IIR

CRT.
FTS frecventa de taiere
c = 0.3 si N=6
Lacureanu Marius
1 Al-Ramahi Yasin-Dan a) Fereastra de tip
Hamming

FTJ frecventa de taiere

c = 0.15 si N=6
Hirtan Hihai
2 Furtuna Ina a) Fereastra de tip
Hamming

FOB frecventa de taiere

c1 = 0.2 si c 2 = 0.3 si
Baltagariu Narcis N=6
3 Teodorescu Radu a) Fereastra de tip
Hamming

FTB frecventa de taiere

c1 = 0.1 si c 2 = 0.17 si
Pitirut Sergiu N=6
4 Gradinariu Stefan a) Fereastra de tip
Hamming

FTS frecventa de taiere

c = 0.31 si N=6
Bulai Aurelia
5 Lungu Andrei a) Fereastra de tip
Hamming

FTB frecventa de taiere

c1 = 0.19 si c 2 = 0.29
Capusneanu Adina- si N=6
6 Nicoleta a) Fereastra de tip
Hamming
1. Implementarea la nivel de sistem (un singur fisier .mdl).
a) se determina functia de transfer a filtrului de tip FIR folosind fdatool;
Se exporta coeficentii filtrului in Matlab (se selecteaza File-> Export-> To
Workspace in fdatool);
b) Se implementeaza filtrul proiectat in Simulink (folosind multiplicatoare, sumatoare, si
elemente de intarziere):
se implementeaza filtrul de tip FIR in forma directa;
se implementeaza filtrul de tip FIR sistolic;
Obs:
- filtrele sistolice se vor implementa in Simulink utilizand optiunile Create
Subsystem si Mask subsystem;
- se compara iesirile implementarilor in forma directa, sistolica si cea a blocului
Discrete Filter ( blocul este in libraria Simulink->Discrete);

2. Se analizeaza structura digitala in conditiile cuantizatii coeficentilor filtrului si al

implementarii folosind un numar finit de biti (un singur fisier .mdl)
coeficentii filtrului se cuantizeaza pe 8 biti utilizand pentru partea intreaga un
numar minim de biti necesari pentru a nu aproxima coeficentii filtrului;
sumatoarele si multiplicatoarele se modeleaza in cod complement fata de 2.
se implementeaza atat filtrul in forma directa cat si cel in forma sistolica;
- se determina numarul de biti de la iesirea fiecarui sumator si multiplicator;
- se compara cele 2 iesiri ale filtrelor implementate folosind un numar finit
de biti cu cea a blocului Discrete Filter ( blocul este in libraria Simulink-
>Discrete);

3. Se implementeaza elementului de intarziere, sumatorul si multiplicatorul in Verilog;

4. Se implementeaza cele 2 structuri de filtre digitale in Verilog;

5. Se analizeaza rezultatele obtinute - se compara rezultatele obtinute la nivel de sistem

in Matlab si cele obtinute in Verilog;

6. Se determina frecventa maxima la care poate functiona implementarile in forma

directa si respectiv sistolica.
Proiect ASPC

Date de proiectare pentru echipele:

NR. Student FIR - semisistolic IIR

CRT.
FTB frecventa de taiere
c1 = 0.2 si c 2 = 0.5 si
Tamas Loredana N=6
1 Iodachescu Roxana a) Fereastra de tip
Hamming

FTS frecventa de taiere

Cramariuc Cosmin c = 0.2 si N=6
2 Dulan Alexandru a) Fereastra de tip
Romascanu Alexandru Hamming

FTJ frecventa de taiere

Stratina Zina- Gabriela c = 0.25 si N=6
3 Tanase Petra a) Fereastra de tip
Tulbure Andreea Monica Hamming

FOB frecventa de taiere

c1 = 0.2 si c 2 = 0.3 si
Giurgila Claudia N=6
4 Nistor Maria a) Fereastra de tip
Hamming

FTJ frecventa de taiere

Turca Cristian c = 0.18 si N=6
5 Brinza Razvan a) Fereastra de tip
Lazar Ciprian Hamming

FTJ frecventa de taiere

c = 0.15 si N=6
Ganea Marius-Danut
6 Boaca Estera a) Fereastra de tip
Hamming

FTS frecventa de taiere

c = 0.18 si N=6
Iacob Paula
7 Prisacariu Alina a) Fereastra de tip
Hamming

8. Dordea Stefan FTS frecventa de taiere

 Zamfir Andrei c = 0.25 si N=6
Prisacariu Stefan
a) Fereastra de tip
Hamming

1. Implementarea la nivel de sistem (un singur fisier .mdl).

a) se determina functia de transfer a filtrului de tip FIR folosind fdatool;
Se exporta coeficentii filtrului in Matlab (se selecteaza File-> Export-> To
Workspace in fdatool);
b) Se implementeaza filtrul proiectat in Simulink (folosind multiplicatoare, sumatoare, si
elemente de intarziere):
se implementeaza filtrul de tip FIR in forma directa;
se implementeaza filtrul de tip FIR semisistolic;
Obs:
- filtrele sistolice se vor implementa in Simulink utilizand optiunile Create
Subsystem si Mask subsystem;
- se compara iesirile implementarilor in forma directa, semisistolica si cea a
blocului Discrete Filter ( blocul este in libraria Simulink->Discrete);

2. Se analizeaza structura digitala in conditiile cuantizatii coeficentilor filtrului si al

implementarii folosind un numar finit de biti (un singur fisier .mdl)
coeficentii filtrului se cuantizeaza pe 8 biti utilizand pentru partea intreaga un
numar minim de biti necesari pentru a nu aproxima coeficentii filtrului;
sumatoarele si multiplicatoarele se modeleaza in cod complement fata de 2.
se implementeaza atat filtrul in forma directa cat si cel in forma semisistolica;
- se determina numarul de biti de la iesirea fiecarui sumator si multiplicator;
- se compara cele 2 iesiri ale filtrelor implementate folosind un numar finit
de biti cu cea a blocului Discrete Filter ( blocul este in libraria Simulink-
>Discrete);

3. Se implementeaza elementului de intarziere, sumatorul si multiplicatorul in Verilog;

4. Se implementeaza cele 2 structuri de filtre digitale in Verilog;

5. Se analizeaza rezultatele obtinute - se compara rezultatele obtinute la nivel de sistem

in Matlab si cele obtinute in Verilog;

6. Se determina frecventa maxima la care poate functiona implementarile in forma

directa si respectiv semisistolica.
Proiect ASPC

Date de proiectare pentru echipele:

NR. Student FIR IIR

CRT.
FTJ, Fs=50kHz ,
Fpass=8kHz,
Marcu Catalin
Fstop=12kHz,
1 Miron Mihaela
Condaragiu Simona Astop=20dB, Apass=1dB;
metoda de proiectare :
Butterworth
FOB, Fs=48kHz,
Fpass1=7kHz,
Fstop1=9kHz,
Fstop2=12kHz,
Fpass2=14.4kHz,
2 Grosu Vasile
Apass1=1dB,
Astop=20dB,
Apass2=1dB; metoda de
proiectare : Chebyshev tip
1
FTB, Fs=50kHz,
Fstop1=6kHz,
Fpass1=8.5kHz,
Fpass2=13kHz,
Grosu Diana Fstop2=15kHz,
3 Maxim Zanzaiana Astop1=20dB,
Apass1=1dB,
Astop2=20dB; metoda de
proiectare : Chebyshev tip
1
FTS, Fs=52kHz ,
Fstop=10kHz,
Peptanariu Denis-Andrei
Fpass=14kHz,
4 Gafita Bianca-Denisa
Tarita Ioan Astop=25dB, Apass=1dB;
metoda de proiectare :
Chebyshev tip 2
FTJ, FS=50KHZ ,
Fpass=8kHz,
Bizgan Eduard Fstop=10kHz,
5 Hladiuc Gladiola-Elena Astop=15dB, Apass=1dB;
metoda de proiectare :
Eliptic
Tudose Andrei FOB, Fs=100kHz,
6 Micliuc Marian Fpass1=3kHz,
 Fstop1=4kHz,
Fstop2=12kHz,
Fpass2=14kHz,
Apass1=1dB,
Astop=15dB,
Apass2=1dB; metoda de
proiectare : Eliptic
FTB, Fs=60kHz,
Fstop1=10kHz,
Fpass1=13kHz,
Fpass2=25kHz,
Istoc Florin-Bogdan
7 Iacob Ioana-Silvia
Fstop2=27kHz,
Astop1=15dB,
Apass1=1dB,
Astop2=15dB; metoda de
proiectare : Butterworth

1. Implementarea la nivel de sistem (un singur fisier .mdl).

a) se determina functia de transfer a filtrului de tip IIR folosind fdatool;
Se exporta coeficentii filtrului in Matlab (se selecteaza File-> Export-> To
Workspace in fdatool);
se verifica daca filtrul implementat in forma directa este stabil.
b) Se implementeaza filtrul proiectat in Simulink (folosind multiplicatoare, sumatoare, si
elemente de intarziere):
se implementeaza filtrul de tip IIR in forma directa sau cascada (daca filtrul in
forma directa este instabil);
se implementeaza filtrul de tip IIR sistolic in cazul in care la punctul anterior se
implementeaza filtrul in cascada, se va implementa sistolic fiecare biquad;
Obs:
- filtrele sistolice se vor implementa in Simulink utilizand optiunile: Create
Subsystem si Mask subsystem;
- se compara iesirile implementarilor in forma directa, sistolica si cea a blocului
Discrete Filter ( blocul este in libraria Simulink->Discrete);

2. Se analizeaza structura digitala in conditiile cuantizatii coeficentilor filtrului si al

implementarii folosind un numar finit de biti (un singur fisier .mdl)
coeficentii filtrului se cuantizeaza pe 8 biti utilizand pentru partea intreaga un
numar minim de biti necesari pentru a nu aproxima coeficentii filtrului;
sumatoarele si multiplicatoarele se modeleaza in cod complement fata de 2.
se implementeaza atat filtrul in forma directa cat si cel in forma sistolica;
- se determina numarul de biti de la iesirea fiecarui sumator si multiplicator;
- se compara cele 2 iesiri ale filtrelor implementate folosind un numar finit
de biti cu cea a blocului Discrete Filter ( blocul este in libraria Simulink-
>Discrete);

3. Se implementeaza elementului de intarziere, sumatorul si multiplicatorul in Verilog;

4. Se implementeaza cele 2 structuri de filtre digitale in Verilog;

5. Se analizeaza rezultatele obtinute - se compara rezultatele obtinute la nivel de sistem

in Matlab si cele obtinute in Verilog;

6. Se determina frecventa maxima la care poate functiona implementarile in forma

directa si respectiv sistolica.