Sunteți pe pagina 1din 31

Amplificatoare şi convertoare de măsurare

Capitolul IV
CONVERTOARE NUMERIC-ANALOGICE – DAC

Măsurarea şi/sau prelucrarea pe cale numerică a mărimilor cu variaţie continuă


în timp, necesită două operaţii esenţiale pe lanţul integral de prelucrare a informaţiei
de măsurare. În primul rând, mărimile analogice trebuie exprimate sub formă
numerică şi această operaţie se efectuează prin intermediul convertoarelor analog-
numerice – ADC (Analog-to-Digital Converter). În esenţă, un ADC realizează o
corespondenţă biunivocă între nivelul mărimii analogice de intrare şi un număr
rezultat la ieşire. În al doilea rând, sunt frecvente situaţiile practice în care o mărime
exprimată sub formă numerică trebuie convertită în semnal analogic. Această operaţie
se realizează cu ajutorul convertoarelor numeric-analogice – DAC (Digital-to-Analog
Converter), care realizează de fapt, tot o corespondenţă biunivocă, dar de data
aceasta, între codul numeric de intrare şi o mărime analogică rezultată la ieşire.
Atât DAC cât şi ADC, operează cu numere zecimale exprimate sub formă binară
(baza de numeraţie 2). Prin urmare, prezintă interes cunoaşterea codurilor numerice.

IV.1. CODURI UZUALE ÎN CONVERSIILE A/D ŞI D/A

Pentru reprezentarea binară a mărimilor analogice se utilizează diferite coduri


numerice, care prezintă anumite particularităţi. O primă departajare se referă la
polaritatea semnalului pe care îl reprezintă. Din acest punct de vedere, există coduri
numerice unipolare şi coduri numerice bipolare.

IV.1.1. CODURI NUMERICE UNIPOLARE

Pentru reprezentarea numerică a semnalelor analogice care prezintă o singură


polaritate, pozitivă sau negativă, codul numeric exprimă numai valoarea normalizată
a mărimii analogice corespunzătoare. În acest scop, cel mai folosit cod numeric este
aşa-zisul cod binar natural, în logică pozitivă. Acest cod poate fi utilizat şi
complementat, sub denumirea de cod binar complementar. Trecerea de la unul la
celălalt din aceste coduri se realizează prin complementarea fiecărui bit component.

99
IV. Convertoare numeric-analogice
În afară de cele două coduri menţionate mai sus, se mai utilizează şi alte coduri
binare, în funcţie de aplicaţia practică concretă. Astfel, în cazul aparatelor de măsurat
numerice, a căror afişaj funcţionează în cod zecimal, sunt deosebit de utile codurile
binar-zecimale – BCD. Codurile BCD utilizează o reprezentare bazată pe cifre
zecimale, fiecare dintre ele fiind exprimată printr-un număr de 4 cifre binare (4 biţi).
Deoarece un număr binar de 4 biţi poate lua 24 = 16 valori, iar un număr zecimal
de o cifră poate lua numai 10 valori, rezultă că codurile BCD renunţă la o parte din
valorile unui număr binar de 4 biţi. Din acest motiv, pentru reprezentarea unui anumit
număr în cod BCD este nevoie de mai mulţi biţi decât în codul binar natural.
Codurile BCD sunt de obicei coduri ponderate, adică fiecărui bit i se atribuie o
anumită pondere, iar valoarea cifrei zecimale rezultă prin însumarea produselor dintre
ponderea şi valoarea bitului. Cele mai folosite coduri BCD ponderate sunt codurile
BCD-8421 şi BCD-2421, conform Tabel IV.1. Primul dintre acestea, numit cod BCD
natural, atribuie cifrelor zecimale 0-9 codurile binare naturale corespunzătoare.

Tabel IV.1
Reprezentarea codurilor BCD.
Valoare Cod BCD Cod BCD
zecimală 8421 2421
0 0000 0000
1 0001 0001
2 0010 0010
3 0011 0011
4 0100 0100
5 0101 1011
6 0110 1100
7 0111 1101
8 1000 1110
9 1001 1111

Codul BCD-2421 este identic cu codul BCD-8421 până la cifra zecimală 4.


Apoi, cifrele 5-9 reprezintă complementul binar al cifrelor 0-4, în ordine inversată.
Un alt cod unipolar, ceva mai deosebit, este codul Gray. Acesta este un cod
neponderat, care prezintă particularitatea că între două valori consecutive se modifică
de fiecare dată doar valoarea unui singur bit, după cum se observă din Tabel IV.2.
Conversia din cod binar natural în cod Gray, se efectuează după următoarea regulă:
• MSB (Most Significant Bit) din codul binar este egal cu MSB din codul Gray;

100
IV.1. Coduri uzuale în conversiile A/D şi D/A

• apoi, spre bitul LSB (Least Significant Bit) tranziţiile 1→0 sau 0→1, din codul
binar, dau valoarea 1 pentru biţii din codul Gray, în caz contrar biţii din codul
Gray au valoarea 0, aşa cum se exemplifică în exemplu de mai jos:
1 1 0 1 – cod binar;
1 0 1 1 – cod Gray.

Tabel IV.2
Reprezentarea codului Gray, comparativ cu codul binar natural.
Valoare Cod Cod Valoare Cod Cod
zecimală binar Gray zecimală binar Gray
0 0000 0000 8 1000 1100
1 0001 0001 9 1001 1101
2 0010 0011 10 1010 1111
3 0011 0010 11 1011 1110
4 0100 0110 12 1100 1010
5 0101 0111 13 1101 1011
6 0110 0101 14 1110 1001
7 0111 0100 15 1111 1000

Regula de conversie inversă, din codul Gray în codul binar natural, se poate
deduce cu uşurinţă din cea precedentă. Prin urmare:
• MSB din codul Gray are aceeaşi valoare cu MSB din codul binar;
• apoi, spre bitul LSB, dacă un bit din codul Gray este 1, bitul corespunzător din
codul binar va fi complementul bitului precedent, iar dacă un bit din codul Gray
este 0, bitul corespunzător din codul binar va fi identic cu bitului precedent, astfel:
1 0 1 1 – cod Gray;
1 1 0 1 – cod binar.
Plecând de la regulile de conversie din cod binar în cod Gray şi invers, se pot
sintetiza circuitele logice apte să realizeze aceste conversii, conform Fig.IV.1.
Datorită faptului că la codul Gray, între două valori consecutive ale codului se
schimbă valoarea unui singur bit, se evită fenomenele tranzitorii, foarte supărătoare,
care pot apărea în schemele fizice, datorită schimbării nesimultane a valorii biţilor.
Astfel, considerând un DAC de 4 biţi care lucrează în cod binar şi că numărul de
intrare se schimbă de la valoarea 7 la 8, adică 0111 → 1000, dacă comută mai întâi
bitul MSB se poate ajunge la starea finală prin tranziţiile 0111 → 1111 → 1000, sau
dacă MSB comută ultimul, tranziţiile până în starea finală sunt 0111 → 0000 → 1000.

101
IV. Convertoare numeric-analogice
MSB (Binar → Gray) MSB MSB (Gray → Binar) MSB
1 1 1 1

1 0 0 1

0 1 1 0

1 1 1 1
LSB LSB LSB LSB
(a) (b)
Fig.IV.1. Circuite logice de conversie cod binar-cod Gray şi invers.

Ca urmare, pe durata tranziţiei, datorită stării intermediare care poate apare prin
comutarea nesimultană a biţilor, tensiunea de ieşire a DAC poate înregistra salturi
imprevizibile generatoare de erori. Dacă în exemplul considerat, DAC lucrează în cod
Gray, comutând un singur bit, fenomenele parazite descrise mai sus nu mai apar.

IV.1.2. CODURI NUMERICE BIPOLARE

Pentru a fi posibilă funcţionarea cu semnale bipolare, facilitate oferită de


majoritatea circuitelor DAC sau ADC, sunt necesare coduri binare care să permită
exprimarea atât a valorii, cât şi a semnului mărimii analogice. În acest caz, codurile
se numesc coduri binare bipolare. În tehnica numerică de calcul, există posibilitatea
utilizării mai multor variante de coduri binare, cum ar fi: codul semn-modul, codul
complementar faţă de 2, codul complementar faţă de 1, codul binar deplasat, codul
inversat analogic, precum şi codurile inversate (complementare) ale acestora.
Codul semn-modul – Acest cod, spre deosebire de codul binar natural, utilizează un
bit suplimentar pentru indicarea semnului, care se plasează înaintea bitului MSB.
De obicei, bitul de semn are valoarea 0 pentru numere pozitive şi 1 pentru cele
negative. Ceilalţi biţi, care indică modulul, rămân neschimbaţi indiferent de semn.
Considerând un număr binar de n biţi – an-1 an-2 … a1 a0, valoarea acestuia în
zecimal poate fi exprimată şi sub forma compactă următoare:
i = n-1
N= ∑a 2 .
i =0
i
i
(IV.1)

Dacă MSB indică semnul, (IV.1) poate fi transcrisă astfel:


i = n- 2
N = an-1 2 +
n -1
∑a 2 ,
i =0
i
i
(IV.2)

102
IV.1. Coduri uzuale în conversiile A/D şi D/A
în care, an-1 = 0 pentru numere pozitive şi an-1 = 1 pentru numere negative. De
exemplu, codul 0111 = +111 = +7, iar codul 1111 = −111 = −7. Din cele arătate, se
poate uşor anticipa faptul că, în codul semn-modul există două reprezentări pentru
valoarea 0 şi anume 0000 = 0+ şi 1000 = 0−. Acest aspect, constituie un dezavantaj
care complică atât software-ul, cât şi hardware-ul circuitelor utilizate.
Codul binar deplasat – Altă posibilitate de a exprima numeric mărimi analogice
bipolare este separarea în două a intervalului de variaţie unipolar şi atribuirea unei
jumătăţi valorilor pozitive şi a celeilalte valorilor negative. Practic, acest lucru se
poate realiza printr-o deplasare de nivel pe partea analogică a circuitelor, egală cu
jumătate din intervalul de variaţie, adică cu valoarea MSB. Astfel, un interval de
variaţie unipolar (0 ÷ vmax) va deveni (−vmax/2 ÷ +vmax/2). Ca urmare, o valoare nulă
la intrare va genera codul 1000…0. În acest caz, valoarea zecimală are expresia:
i = n-1
N= ∑a 2
i =0
i
i
− 2 n -1 . (IV.3)

Codul binar deplasat prezintă avantajul că implică modificări simple la partea de


circuite, constând într-o deplasare de nivel şi eventual o dublare a factorului de
scară dacă se doreşte ca intervalul de variaţie bipolar să fie (−vmax ÷ +vmax). În plus,
acest cod este compatibil cu sistemele de intrare/ieşire ale calculatoarelor, fiindcă
poate fi uşor convertit în codul complementar faţă de 2, prin complementarea
bitului MSB. Tot ca avantaj, este şi faptul că prezintă o valoare unică pentru zero.
Însă codul binar deplasat are şi dezavantaje, cum ar fi erorile dinamice şi statice
care apar la trecerea prin zero. Erorile dinamice apar din cauza schimbării masive
de biţi (01…1 → 10…0), dacă biţii nu comută simultan. Erorile statice apar din
cauză că zeroul analogic rezultă prin diferenţă între două tensiuni, una fiind
referinţa ADC/DAC, iar cealaltă tensiunea cu care se realizează deplasarea de nivel.
Codul complementar faţă de 2 – În acest cod, un număr pozitiv are reprezentarea:
i = n- 2
N + = 0 ⋅ 2 n-1 + ∑a 2
i =0
i
i
, (IV.4)

iar un număr negativ are reprezentarea:


i = n- 2

N = 1⋅ 2 + n -1
∑a 2
i =0
i
i
+ 1, (IV.5)

unde ai = 1 − ai este complementul faţă de 1 al bitului ai.


Codul complementar faţă de 2 este foarte util în calculatoarele numerice, fiindcă
simplifică circuitele aritmetice. El poate fi considerat ca un set de numere negative

103
IV. Convertoare numeric-analogice
şi astfel, operaţia de scădere se rezumă la în adunarea unui număr cu complementul
faţă de 2 al celuilalt. De exemplu, operaţia 4 – 3 = 1 se poate scrie 0100 – (0011) =
0100 + (1100 +1) = 0100 + 1101 = 0001, transportul fiind neglijat.
Codul complementar faţă de 1 – În acest cod, numerele pozitive se exprimă la fel
ca şi în codul complementar faţă de 2, iar numerele negative au reprezentarea:
i = n- 2

N = 1⋅ 2 n -1
+ ∑a 2 .
i =0
i
i
(IV.6)

Codul complementar faţă de 1 prezintă două valori pentru zero (00…0 şi 11…1) şi
în general nu este utilizat pentru funcţionarea circuitelor numerice.
Codul inversat analogic – Numit şi cod cu referinţă negativă, nu este un cod diferit
de cele menţionate mai sus, ci prezintă doar o inversare a sensului de variaţie al
acestora. Astfel, dacă pentru codurile normale numerele cresc pentru variaţia
semnalului analogic în intervalul (0 → vmax) sau (−vmax → +vmax), în cazul codului
inversat analogic, creşterea numerelor corespunde variaţiei în sens invers a mărimii
analogice şi anume în intervalul (vmax → 0) sau (+vmax → −vmax).
În Tabel IV.3 sunt date valorile codurile bipolare prezentate mai sus.
Tabel IV.3
Exemplificarea codurilor binare bipolare
Valoare Cod Cod Cod Cod
zecimală semn-modul binar deplasat complement faţă de 2 complement faţă de 1
+7 0111 1111 0111 0111
+6 0110 1110 0110 0110
+5 0101 1101 0101 0101
+4 0100 1100 0100 0100
+3 0011 1011 0011 0011
+2 0010 1010 0010 0010
+1 0001 1001 0001 0001
+
0 0000 1000 0000 0000

0 1000 (1000) (0000) 1111
−1 1001 0111 1111 1110
−2 1010 0110 1110 1101
−3 1011 0101 1101 1100
−4 1100 0100 1100 1011
−5 1101 0011 1011 1010
−6 1110 0010 1010 1001
−7 1111 0001 1001 1000
−8 − 0000 1000 −
104
IV.2. Caracteristica de transfer a unui DAC

IV.2. CARACTERISTICA DE TRANSFER A UNUI DAC

Corespondenţa biunivocă între mărimea analogică de ieşire şi numărul prezentat


la intrarea unui DAC, poate fi exprimată în principiu prin relaţia:
X = kN , (IV.7)
în care X reprezintă mărimea analogică rezultată la ieşire, N – numărul prezentat la
intrare, iar k – o constantă de proporţionalitate. Expresia binară a numărului N fiind:
N: an-1 an-2 ... ai ... a1 a0 , (IV.8)
unde s-a considerat că N are n ranguri binare, adică n biţi şi ∀ai ∈ {0,1}, valoarea
zecimală a numărului N se poate calcula cu relaţia:
i = n -1
N = an-1 2 n-1 + an-2 2 n-2 + ... + ai 2i + ... + a1 21 + a0 20 = ∑ ai 2i , (IV.9)
i =0

iar valoarea maximă a numărului N este:


N max = 2 n − 1 . (IV.10)
De obicei, mărimea analogică de ieşire – X, se exprimă sub formă normată,
adică prin valorile ei raportate la o valoare X0, corespunzătoare numărului N0 = 2n:
N 0 = 2 n = N max + 1 , deci X 0 = kN 0 . (IV.11)
Raportând membru cu membru (IV.7) şi (IV.11), se obţine:
N X 0 i=n-1 i i = n -1
X = X 0 n = n ∑ ai 2 = X 0 ∑ ai 2i-n , (IV.12)
2 2 i =0 i =0

sau:
X = X 0 (an-1 2 −1 + an-2 2 −2 + ... + ai 2i-n + ... + a1 2 − ( n −1) a0 2 − n ) , (IV.13)
Dacă în (IV.13) se inversează ordinea indicilor coeficienţilor ai, rezultă:
k =n
X = X 0 (b1 2 −1 + b2 2 −2 + ... + bk 2 −k + ... + bn-1 2 −( n −1) bn 2 −n ) = ∑ bk 2 −k . (IV.14)
k =1

Din (IV.10) şi (IV.12), se poate calcula valoarea maximă a mărimii analogice:


2 n −1
X max = X 0 n = X 0 (1 − 2 −n ) . (IV.15)
2
Valoarea Xmax este denumită, conform terminologiei de limbă engleză, domeniul
maxim al ieşirii (Full Output Range – FR) şi reprezintă valoarea mărimii analogice
de ieşire corespunzătoare valorii maxime a codului numeric de intrare, iar valoarea X0
este denumită capăt de scală (Full Scale – FS). Din (IV.15), se poate uşor constata că
valoarea FS = X0 nu poate fi atinsă niciodată de către mărimea analogică de ieşire.
105
IV. Convertoare numeric-analogice
Spre exemplificarea celor menţionate mai sus, valabile indiferent de numărul de
biţi, în Fig.IV.2 este reprezentată caracteristica de transfer a unui DAC doar de 3 biţi.

X0
(7/8)X0
IEŞIRE ANALOGICĂ
∆v
(6/8)X0
(5/8)X0
(4/8)X0
(3/8)X0
(2/8)X0
(1/8)X0
0
000 001 010 011 100 101 110 111
INTRARE NUMERICĂ

Fig.IV.2. Caracteristica de transfer a unui DAC de 3 biţi.

Semnalul analogic de ieşire înregistrează valorile discrete 0, (1/8)X0, …, (7/8)X0,


denumite şi nivele de cuantificare, care corespund fiecărei secvenţe consecutive a
codului numeric de intrare. Diferenţa ∆v dintre două nivele de cuantificare, deci cea
mai mică variaţie a mărimii analogice de ieşire care corespunde la o variaţie a codului
numeric între două valori consecutive, constituie rezoluţia DAC. Rezoluţia poate fi
exprimată direct prin ∆v, fie prin numărul de biţi – n (∆v = X0/2n), fie prin procente
din domeniul maxim al ieşirii (∆v = a[%] FR) sau din capăt de scală (∆v = a[%] FS).
Prin urmare, deşi mărimea de ieşire a unui DAC este numită analogică, aceasta
nu este o mărime analogică în sensul propriu al cuvântului, adică nu este o mărime cu
variaţie continuă în timp. Şi acest aspect este evident din (IV.14) şi Fig.IV.2, conform
cărora, semnalul analogic de ieşire a unui DAC rezultă ca o sumă de componente
analogice ponderate binar, în funcţie de valorile biţilor corespunzători (1 sau 0),
numărul de componente fiind egal cu numărul de biţi, iar valorile conform (IV.14).

IV.3. REŢELE REZISTIVE UTILIZATE LA REALIZAREA DAC

Soluţia cea mai simplă, performanţă, prin urmare şi cea mai răspândită de
obţinere a unui set de valori, ponderate binar, ale unei mărimi analogice – tensiune
sau curent, este cea bazată pe utilizarea unor reţele de rezistenţe cu valori adecvate.
Reţelele de rezistenţe cu această destinaţie pot fi ponderate binar sau în scară.
106
IV.3. Reţele rezistive utilizate la realizarea DAC

IV.3.1. REŢELE REZISTIVE PONDERATE BINAR

După cum sugerează şi denumirea, aceste reţele sunt constituite dintr-un set de
rezistenţe cu valori în secvenţa 21R, 22R, …, 2iR, …, 2nR – n fiind numărul de biţi.
Dacă o astfel de reţea este conectată la o sursă de tensiune de referinţă, curenţii care
parcurg rezistenţele din reţea vor rezulta cu valori ponderate binar, conform Fig.IV.3.

1 2 k n− 1 n
2R 2R 2R 2 R 2R
+ I1 I2 Ik In−1 In
Vr S1 S2 Sk Sn−1 Sn
− 1 0 1 0 1 0 1 0 1 0
I0

Fig.IV.3. Reţea rezistivă ponderată binar.

Neglijând rezistenţa comutatoarelor în starea închis, curenţii prin rezistenţele


reţelei ponderate binar rezultă cu următoarele valori:
V V V
I1 = 1 r ; I2 = 2r ; Ik = kr ; (IV.16)
2R 2 R 2 R
iar curentul total, reprezentând curentul de ieşire, are valoarea:
Vr k =n
I 0 = b1 I1 + b2 I 2 + .... + bn I n = ∑ bk 2 k , (IV.17)
R k =1
unde coeficienţii bk au valorile 1 sau 0, după cum Sk sunt pe poziţia 1 sau 0.
Comutatoarele Sk mai pot fi conectate şi în alte moduri, pentru a rezulta curenţi
ponderaţi binar, însă modul de conectare din Fig.IV.3 are unele avantaje, cum ar fi:
• comutatoarele fiind conectate spre masa de semnal, efectul cuplajului dintre sursa
de comandă şi calea de semnal devine nesemnificativ;
• prin rezistenţe circulând acelaşi curent, indiferent de poziţia comutatoarelor,
curentul total absorbit de la sursa de referinţă rezultă constant, deci solicitarea
sursei de referinţă în regim dinamic este practic nulă.
Reţeaua ponderată binar prezintă un dezavantajul major, prin aceea că
rezistenţele componente ajung să aibă valori mult diferite între ele, dacă numărul de
biţi este mare. Acest fapt afectează negativ împerecherea valorilor şi a coeficienţilor
de variaţie cu temperatura ale rezistenţelor, deci precizia şi stabilitatea reţelei. Apoi,
107
IV. Convertoare numeric-analogice
rezistenţa minimă din reţea trebuie să fie mult mai mare decât rezistenţa ron a
comutatoarelor. De exemplu, dacă n = 10 şi R = 1 kΩ, rezultă Rmax = 210R = 1024 kΩ.
Din motivele menţionate mai sus, reţeaua rezistivă ponderată binar nu se
utilizează la realizarea DAC cu un număr mare de biţi. Ea este folosită de regulă doar
la realizarea unor surse multiple de curent, de 4 biţi sau ca celulă de bază pentru o
cifră zecimală din structura unor DAC care funcţionează în cod BCD.

IV.3.2. REŢELE REZISTIVE ÎN SCARĂ

În ideea de a se reduce numărul de valori de rezistenţe cât şi raportul dintre ele,


se utilizează reţele rezistive în scară, care nu necesită decât trei valori de rezistenţă:
R0 – numită rezistenţă caracteristică a reţelei şi R1, R2, după rezultă din Fig.IV.4.

e1 R2 e2 R2 ek R2 en−1 R2 en R2 en−1
+
Vr R1 R1 R1 R1 R1 R0
− I1 I2 Ik In−1 In
1 2 k n−1 n

Fig.IV.4. Reţea rezistivă în scară.

Pentru calculul valorilor rezistenţelor R1, R2 şi R0, se impun condiţii similare


celor din cazul atenuatoarelor rezistive, cum ar fi:
• rezistenţa de intrare în reţea trebuie să fie egală cu rezistenţa caracteristică, dacă
reţeaua este închisă pe o rezistenţă egală cu cea caracteristică;
• raportul între valorile a doi curenţi consecutivi trebuie să fie constant.
Relaţiile care reflectă aceste condiţii sunt următoarele:
R1 (R2 + R0 ) = R0 şi I n −1 I n = K , (IV.18)
care prin explicitare pot fi puse sub forma:
R + R2 + R0
I n −1 R1 = I n 1 [R2 + R1 (R2 + R0 )]
R2 + R0
, (IV.19)
R + R2 + R0 R2 + R0
K= 1 =
R1 R0
din care se obţin valorile rezistenţelor din structura reţelei în scară:
K
R2 = (K − 1)R0 şi respectiv R1 = R0 . (IV.20)
K −1
108
IV.4. DAC cu reţea R/2R şi referinţă de tensiune
În practică, se impun rezistenţa caracteristică şi raportul de divizare şi apoi, în
funcţie de valorile acestora, se calculează valorile rezistenţelor R1, R2. De exemplu:
• pentru un cod binar: K = 2, rezultă R1 = 2R0 şi R2 = R0;
• pentru un cod zecimal: K = 10, rezultă R1 = (10/9)R0 şi R2 = 9R0.
Se observă că în cazul codurilor binare, reţeaua rezistivă în scară conţine numai
două valori de rezistenţe – R şi 2R, de unde şi denumirea de reţea rezistivă R/2R.
Realizarea reţelei R/2R asigură din punct de vedere tehnologic obţinerea unor
performanţe maxime, în raport cu celelalte tipuri de reţele (precizie a raportului,
împerecherea coeficienţilor de temperatură etc.). De regulă, aceste reţele se realizează
în structuri integrate, prin tehnologia straturilor subţiri, tehnologia straturilor groase
din componente discrete, cea mai performantă fiind tehnologia straturilor subţiri.
În practică, la realizarea DAC, reţeaua R/2R este utilizată într-o multitudine de
moduri de conectare. Cu toate acestea, proprietăţile ei se conservă. Analizând
tensiunile care apar în nodurile reţelei, se observă că acestea satisfac relaţiile:
en +1 = en 2 ; en = en −1 2 ; … e2 = e1 2 ; (IV.21)
adică, tensiunile în nodurile reţelei R/2R sunt la rândul lor ponderate binar,
reprezentând o consecinţă a faptului că valorile curenţilor sunt ponderate binar.

IV.4. DAC CU REŢEA R/2R ŞI REFERINŢĂ DE TENSIUNE

IV.4.1. DAC CU REŢEA R/2R ŞI IEŞIRE ÎN TENSIUNE

Schema de principiu a unui DAC de acest tip este reprezentată în Fig.IV.5.

+ Sn Sn−1 Sk S2 S1
Vr
− 2R 2R 2R 2R 2R -
U1
+ ∞
R (n) R (n−1) R (k) R (2) R (1) v0 v0
R

Fig.IV.5. DAC cu reţea R/2R şi ieşire în tensiune.

Pentru calculul tensiunii de ieşire, este avantajos să se aplice teorema


superpoziţiei, lucru perfect posibil fiindcă reţeaua rezistivă R/2R este liniară.
109
IV. Convertoare numeric-analogice
Presupunând că la un moment dat este conectat la Vr un singur comutator – Sk,
celelalte comutatoare fiind conectate la masa de semnal, se poate obţine schema
echivalentă pentru această situaţie, conform Fig.IV.6.

+ R (k) R (k−1) R (2) R (1) v0k R v0k


2R R (k−1) R (2) R (1) v0k
Vr (k) ≡ Vr/2 2R 2R 2R ≡ Vr/2k
− 2R 2R 2R 2R
(a) (b) (c)

Fig.IV.6. Schema echivalentă a DAC pentru aplicarea teoremei superpoziţiei.

În condiţiile precizate mai sus, schema echivalentă din Fig.IV.6.a a rezultat pe


baza faptului că rezistenţa echivalentă a reţelei din stânga nodului (k) este egală cu
2R. Apoi, porţiunea de reţea din nodul (k) a fost redusă în schema din Fig.IV.6.b la o
sursă echivalentă de tensiune cu valoarea 1/2 din sursa iniţială şi cu rezistenţa internă
R = (2R2R). Se observă că schema echivalentă corespunzătoare nodului (k−1), din
Fig.IV.6.b, este identică ca formă cu cea corespunzătoare nodului (k), din Fig.IV.6.b.
Continuând acelaşi procedeu de reducere a schemei echivalente, se ajunge în final la
schema echivalentă corespunzătoare nodului (1), conform Fig.IV.6.c. Astfel, dacă
numai un singur comutator – Sk este conectat la sursa Vr, celelalte fiind conectate la
masa de semnal, reţeaua R/2R este echivalentă cu o sursă de tensiune având rezistenţa
internă egală cu R şi nivelul conform relaţiei:
k
v0k = Vr 2 . (IV.22)
Prin urmare, dacă comutatorul Sk este conectat la sursa Vr contribuie la ieşire cu
tensiunea v0k = Vr/2k, iar dacă este conectat la masă, contribuţia în tensiune este nulă.
Plecând de la această premiză şi considerând tensiunea de ieşire ca o suprapunere de
efecte generate de cele n comutatoare, rezultă expresia generală a tensiunii de ieşire:
k =n
v0 = Vr ∑ bk 2 −k . (IV.23)
k =1

Totodată, trebuie reţinut şi faptul că rezistenţa de ieşire din reţea este constantă
şi egală cu R, aspect care simplifică problemele relative la adaptarea de impedanţă şi
la compensarea curenţilor de intrare ai amplificatorului operaţional de ieşire – U1.
În concluzie, schema echivalentă a DAC din Fig.IV.5 are forma din Fig.IV.6.c,
cu aceeaşi rezistenţă internă – R, însă cu valoarea tensiunii totale conform (IV.23). O
primă aplicaţie a acestei particularităţi o constituie DAC cu ieşirea din reţea în curent.
110
IV.4. DAC cu reţea R/2R şi referinţă de tensiune

IV.4.2. DAC CU REŢEA R/2R ŞI IEŞIRE ÎN CURENT

Schema de principiu a unui DAC de acest tip este reprezentată în Fig.IV.7.

+ Sn Sn−1 Sk S2 S1
Vr+ R
− 2R 2R 2R 2R 2R I0 -
U1
R R R R+ ∞
2R
+

v0
Vr− 2R

Fig.IV.7. DAC cu reţea R/2R şi ieşire în curent.

Pentru calculul curentului de ieşire din reţea, se aplică aceeaşi metodologie ca şi


la pct.IV.4.1. Luând în considerare schema echivalentă din Fig.IV.6.c şi concluziile
finale de la pct.IV.4.1, schema echivalentă globală a DAC rezultă conform Fig.IV.8.

R
R I0
+
-
U1
k =n ∞
v0R = Vr ∑ b k 2− k
+
v0
− k =1

Fig.IV.8. Schema echivalentă a unui DAC cu reţea R/2R şi ieşire în curent.

Relaţiile care descriu situaţia din Fig.IV.8 sunt următoarele:


v0R Vr k =n k =n
I0 = = ∑ bk 2 , respectiv v0 = − I 0 R = −Vr ∑ bk 2 −k ,
−k
(IV.24)
R R k =1 k =1

unde cu v0R s-a notat tensiunea totală de ieşire din reţeaua R/2R.
Pe baza schemei echivalente din Fig.IV.8, se poate observa că schema DAC din
Fig.IV.7 permite aplicarea unei deplasări de nivel, cu ajutorul unei surse de tensiune
sau curent de referinţă, care să transforme DAC din convertor unipolar în bipolar, aşa
cum se sugerează în Fig.IV.7 prin Vr− şi rezistenţa adiţională 2R. Astfel, curentul
suplimentar injectat la intrarea IN− a etajului rezultă de valoarea I d = − Vr− 2 R .

111
IV. Convertoare numeric-analogice
Pentru ca DAC să devină bipolar, curentul Id, destinat deplasării de nivel, trebuie
să aibă valoarea egală cu ponderea bitului MSB, condiţie îndeplinită dacă Vr− = Vr+ .
Datorită etajului inversor U1, tensiunea de ieşire a convertorului corespunde
codului de intrare inversat analogic. Dacă acest aspect constituie un impediment,
problema se poate rezolva prin inversarea polarităţii ambelor surse de referinţă din
Fig.IV.7, ceea ce are ca rezultat inversarea sensului de variaţie al tensiunii de ieşire,
astfel ca acesta să coincidă cu sensul de variaţie al codului numeric de intrare
neinversat analogic. În cazul funcţionării cu semnale bipolare trebuie utilizat un cod
binar adecvat acestui scop, cum ar fi de exemplu codul binar deplasat.

IV.4.3. DAC CU REŢEA R/2R ŞI COMUTAREA CURENŢILOR

Schema de principiu a unui DAC de acest tip este reprezentată în Fig.IV.9.

R R R R
2R 2R 2R 2R R
+ I1 I2 Ik In
Vr+ S1 S2 Sk Sn R

I0 -
U1
+ + ∞
v0
Vr− 2R

Fig.IV.9. DAC cu reţea R/2R şi comutarea curenţilor.

Având în vedere proprietăţile unei reţele în scară, analizate la pct.IV.3.2 şi luând


în considerare faptul că intrarea IN− a amplificatorului operaţional U1 constituie punct
de masă virtual, curenţii prin reţea nu depind de poziţia comutatoarelor S1, S2, …, Sn.
Ca urmare, expresia curentului total de ieşire din reţeaua R/2R, rezultă de forma:
k =n
Vr k =n
I 0 = ∑ I k = ∑ bk 2 −k , (IV.25)
k =1 R k =1
în funcţie de care se calculează valoarea tensiunii de ieşire a DAC, astfel:
k =n
v0 = − RI 0 = −Vr ∑ bk 2 −k , (IV.26)
k =1

unde valorile coeficienţilor bk depind de poziţia comutatoarelor Sk.

112
IV.5. DAC cu reţea R/2R şi referinţă de curent
Şi în cazul schemei de mai sus poate fi aplicată o deplasare de nivel pentru
transformarea DAC din convertor unipolar în bipolar. De asemenea, dacă este nevoie,
poate fi inversată polaritatea surselor de referinţă ( Vr+ şi Vr− ), pentru a se contracara
efectul inversării sensului de variaţie al tensiunii de ieşire, de către etajul U1.
Dacă în Fig.IV.9 se înlocuieşte reţeaua R/2R cu o reţea rezistivă ponderată binar,
concluziile desprinse de mai sus rămân în totalitate perfect valabile.

IV.5. DAC CU REŢEA R/2R ŞI REFERINŢĂ DE CURENT

Convertoarele DAC cu sursă de referinţă în curent s-au impus în practică,


datorită faptului că pot asigura o viteză de conversie mai mare. Ca mărime de
referinţă, poate fi utilizat un singur curent de referinţă sau n – curenţi de referinţă.

IV.5.1. DAC CU REŢEA R/2R ŞI UN SINGUR CURENT DE REFERINŢĂ

Schema de principiu a unui DAC de acest tip este reprezentată în Fig.IV.10.

Ir R R R R
2R 2R 2R 2R R
I1 I2 Ik In
Ir S1 S2 Sk Sn R
I0 -
U1

v0
+

Fig.IV.10. DAC cu reţea R/2R şi un singur curent de referinţă.

Se observă că schema din Fig.IV.10 este similară cu cea din Fig.IV.9. Ca


urmare, din aceleaşi considerente ca şi la pct.IV.4.3, sunt valabile relaţiile:
k =n
I 0 = I r ∑ bk 2 −k , (IV.27)
k =1

în funcţie de care se calcula valoarea tensiunii de ieşire a DAC, astfel:


k =n
v0 = − RI 0 = − RI r ∑ bk 2 −k , (IV.28)
k =1

unde valorile coeficienţilor bk depind de poziţia comutatoarelor Sk.


113
IV. Convertoare numeric-analogice

IV.5.2. DAC CU REŢEA R/2R ŞI N – CURENŢI DE REFERINŢĂ

Schema de principiu a unui DAC de acest tip este reprezentată în Fig.IV.11.

Ir Ir Ir Ir Ir
Sn Sk S2 S1

R (n) R (k) R (2) R (1)


In Ik I2 I1 v0
R 2R 2R 2R 2R

Fig.IV.11. DAC cu reţea R/2R şi n – curenţi de referinţă.

Considerând că numai comutatorul Sk aplică curent de referinţă reţelei R/2R,


celelalte comutatoare conectând curenţii de referinţă la masă, se observă că reducând
circuitul din partea stângă a nodului (k), rezultă schema echivalentă din Fig.IV.12.

Ir R (k) R (k−1) R (2) R (1) v0k R v0k


R (k−1) R (2) R (1) v0k
(k) 2RI r 2RI
≡ E= 2R 2R 2R ≡ E= kr
R 2R 2R 2R 2 2
(a) (b) (c)

Fig.IV.12. Schema echivalentă a DAC pentru aplicarea teoremei superpoziţiei.

Schema echivalentă din Fig.IV.12.a a rezultat pe baza faptului că rezistenţa


echivalentă a reţelei din stânga nodului (k) este egală cu R. Apoi, porţiunea de reţea
din nodul (k) a fost redusă în Fig.IV.12.b la o sursă echivalentă de tensiune cu
valoarea RIr = 2RIr/2. Mai departe, schema a fost redusă similar cu Fig.IV.6.b. Astfel,
conform teoremei superpoziţiei, tensiunea de ieşire va fi sumă tensiunilor produse de
fiecare curent de referinţă aplicat reţelei R/2R, conform expresiei:
k =n k =n
2 RI r
v0 = ∑ bk k = 2RI r ∑ bk 2 −k . (IV.29)
k =1 2 k =1

114
IV.6. DAC în cod BCD
Ca mărime de ieşire din convertor poate fi utilizată tensiunea, conform (IV.29)
sau curentul de ieşire în scurtcircuit, conform relaţiei următoare:
k =n
v
I 0 = 0 = 2 I r ∑ bk 2 −k . (IV.30)
R k =1

Pentru transformarea DAC din convertor unipolar în convertor bipolar, se poate


aplica la ieşire o deplasare de nivel în curent, cu ajutorul unui generator de curent de
sens contrar, având valoarea egală cu Ir, după cum se sugerează în Fig.IV.11.

IV.6. DAC ÎN COD BCD

Codul BCD fiind utilizat la aparatele de măsurat cu afişaj numeric, deci înainte
de afişaj informaţia de măsurare se află convertită numeric în cod BCD, poate
prezenta utilitate practică şi realizarea unor DAC care să funcţioneze în cod BCD.
Schema de principiu a unui DAC în cod BCD – 8421 este reprezentată în Fig.IV.13.

LSD MSD

+ S11 S12 S13 S14 S21 S22 S23 S24


Vr R 2R 4R 8R R 2R 4R 8R
− 10k 20k 40k 80k 10k 20k 40k 80k

R0 Rc Rc v0
D1 D2

Fig.IV.13. DAC în cod BCD.

Reţeaua este constituită din mai multe celule de 4 biţi – în Fig.IV.13 fiind
reprezentate doar două, realizate din rezistenţe ponderate binar care reprezintă cifrele
zecimale sau digiţii, atenuarea între digiţi fiind realizată cu rezistenţele Rc, conform
reţelelor în scară. Dacă se notează cu Rp rezistenţa echivalentă a unei celule de un
digit: Rp = R2R4R8R, schema echivalentă a reţelei se reduce conform Fig.IV.14,
unde indicele k reprezintă rangul digitului, iar indicele q – rangul bitului din digit.
Având în vedere relaţiile deduse la pct.IV.3.2, rezultă K = 10, Rc = 9R0, Rp = (10/9)R0.
Se poate constata că schema din Fig.IV.14 este similară cu cea din Fig.IV.5 şi ca
urmare, aceasta poate fi redusă în manieră similară cu schema din Fig.IV.6, singura
deosebire fiind cea relativă la raportul K, care în acest caz are valoarea 10 în loc de 2.
115
IV. Convertoare numeric-analogice

+ Snq S(n−1)q Skq S2q S1q R0 v0kq


Vr 9
v= Vr
− Rp Rp Rp Rp Rp 10 k
R0 Rc (n) Rc (n−1) Rc (k) Rc (2) Rc (1) v0
(a) (b)

Fig.IV.14. Schema echivalentă a DAC în cod BCD:


(a) – schema generală; (b) – schema pentru Skq conectat la Vr.

Ca urmare a celor menţionate mai sus, considerând comutatoarele din structura


unui digit pe aceeaşi poziţie, tensiunea de ieşire din reţea, corespunzătoare unui
comutator echivalent Skq conectat la Vr, având valoarea din Fig.IV.14.b, se poate
deduce expresia generală a tensiunii de ieşire, indiferent de starea comutatoarelor:
k =n k =n q =4 q =4
9
v0 = ∑ v0kq = 9Vr ∑10 ∑ bkq 2 , cu condiţia ∑ bkq 2 −q ≤ .
−k −q
(IV.31)
k =1 k =1 q =1 q =1 16
Reţeaua rezistivă din structura DAC în cod BCD poate fi conectată şi astfel încât
mărimea de ieşire să fie curent, în mod similar cu schema din Fig.IV.7. Sau, reţeaua
poate fi aranjată şi pe principiul comutării curenţilor, similar cu schema din Fig.IV.9.

IV.7. DAC CU GENERATOARE DE CURENŢI PONDERAŢI

O soluţie cu largă răspândire, de realizare a DAC, este cea bazată pe utilizarea


unor generatoare de curenţi ponderaţi binar. Această soluţie asigură cele mai bune
performanţe în ceea ce priveşte viteza de răspuns. Generatoarele de curenţi ponderaţi
sunt realizate atât cu reţele rezistive ponderate binar, cât şi cu reţele rezistive în scară.
Celula de bază din structura unui DAC o constituie generatorul de curenţi de 4
biţi, care, fie că este realizat ca circuit de sine stătător, fie intră în componenţa
surselor de curent cu un număr mai mare de biţi. Schemele de principiu ale celor
două tipuri de generatoare de curenţi de 4 biţi sunt reprezentate în Fig.IV.15.
În Fig.IV.15.a se utilizează o reţea ponderată binar, iar în Fig.IV.15.b una R/2R.
Etajul U1, Rr şi Q0 constituie un generator de curent de referinţă pentru celula de 4
biţi. Diferenţa de tensiune dintre baza lui Q0 şi V−, produsă de curentul prin Q0, este
utilizată ca tensiune de referinţă pentru generatoarele de curent ponderate binar.
116
IV.7. DAC cu generatoare de curenţi ponderaţi

I0 I0
+Vr I0 +Vr I0
Rr Rr +
S1 S2 S3 S4 S1 S2 S3 S4 V
+ U1 Ir I I/2 I/4 I/8 U1 Ir I I/2 I/4 I/8 I/8
∞ ∞
+

-
Q0 Q1 Q2 Q3 Q4 - Q0 Q1 Q2 Q3 Q4 Q5
8A 8A 4A 2A A 8A 8A 4A 2A A A

I0 I1 I2 I3 I4 I0 I1 I2 I3 I4 I5
R0 R1 R2 R3 R4 2R 2R 2R 2R 2R 2R
− 10k 10k 20k 40k 80k − R R R
V V
(a) (b)
Fig.IV.15. Generatoare de curenţi ponderaţi de 4 biţi:
(a) – cu reţea rezistivă ponderată binar; (b) – cu reţea rezistivă în scară.

În cazul schemei din Fig.IV.15.a, neglijând, pentru tranzistoarele Q0-Q4, curenţii


de bază faţă de curenţii de colector sau emitor, se pot scrie următoarele relaţii:
I 0 = I r = Vr Rr ; vBE0 + R0 I 0 = vBE1 + R1 I1 = vBE2 + R2 I 2 = ... = vBE4 + R4 I 4 . (IV.32)
Dacă se realizează condiţia:
vBE0 = vBE1 = vBE2 = ... = vBE4 , rezultă R0 I 0 = R1 I1 = R2 I 2 = ... = R4 I 4 , (IV.33)
adică:
I1 = I 0 = I ; I 2 = I1 2 = 2 −1 I ; I 3 = I 2 2 = 2 −2 I ; I 4 = I 3 2 = 2 −3 I . (IV.34)
În cazul schemei din Fig.IV.15.b, având în vedere proprietăţile reţelei R/2R, se
obţin aceleaşi rezultate, tranzistorul Q5 fiind necesar pentru a încheia reţeaua R/2R.
Pentru asigurarea egalităţii între tensiunile bază-emitor, tranzistoarele sunt
realizate cu arii de emitor ponderate binar, astfel încât să lucreze la aceeaşi densitate
de curent. Această soluţie asigură totodată şi egalitatea factorilor de amplificare în
curent – β, precum şi o mai bună adaptare şi urmărire termică pentru β şi vBE.
Un exemplu de DAC realizat pe acest principiu îl constituie circuitul integrat
βDAC 08, fabricat pe vremuri şi în România, a cărui schemă electrică simplificată
este reprezentată în Fig.IV.16. Se observă că primii 4 biţi, cei mai semnificativi, sunt
realizaţi conform Fig.IV.15.b, iar următorii 4 biţi, cei mai puţin semnificativi sunt
realizaţi cu o sursă de curent slave comandată de către generatorul de curent Q5, care
ar trebui să încheie reţeaua R/2R de la cei patru biţi anteriori. Schema este completată
cu o reţea de polarizare – REŢEA.POL şi cu una de comandă a comutatoarelor.
117
IV. Convertoare numeric-analogice

+
V VLC B1 B2 B3 B4 B5 B6 B7 B8
MSB LSB
REŢEA.POL REŢEA COMANDĂ COMUTATOARE
I0
I0
S1 S2 S3 S4 S5 S6 S7 S8
-1 -2 -3 -4 -5 -6 -7 -8 -8
2 I 2 I 2 I 2 I 2 I 2 I 2 I 2 I 2 I
V Q6 Q7 Q8 Q9
4A 2A A A

-4
+ I 2 I
+ U1 Q0 Q1 Q2 Q3 Q4 Q5
REF ∞ 16A 8A 4A 2A A A

-

R 2R 2R 2R 2R 2R

R R R

COMP V

Fig.IV.16. Schema electrică simplificată a circuitului integrat βDAC 08.

Polarizarea terminalului VLC este lăsată la latitudinea utilizatorului, astfel încât


să permită interfaţarea cu orice familie de circuite logice. Comutatoarele de curent
sunt realizate tot cu tranzistoare, conform Fig.IV.17. Notaţiile terminalelor coincid cu
cele din Fig.IV.16, exceptând Bn, care reprezintă comanda unui bit generic.

+
V
VLC Bn

Q1 Q2
I0
I0
Q3 Q4
V -n
2 I

Fig.IV.17. Schema electrică unui comutator de curent din circuitului βDAC 08.

118
IV.8. DAC indirecte

IV.8. DAC INDIRECTE

Dacă viteza de lucru nu este critică, se pot utiliza DAC indirecte. Acestea
transformă, într-o primă etapă, codul numeric într-un semnal analogic intermediar,
din care se obţine mai departe semnalul analogic de ieşire.
Semnalul analogic intermediar poate fi o suită de impulsuri cu frecvenţa
constantă şi cu durata dependentă de valoarea codului numeric sau cu durata
constantă şi cu frecvenţa dependentă de valoarea codului numeric. În ambele cazuri,
valoarea medie a acestor impulsuri reprezintă mărimea de ieşire a DAC. Cele două
tipuri se numesc DAC cu conversiune intermediară în timp, respectiv în frecvenţă.

IV.8.1. DAC INDIRECT CU NUMĂRĂTOR PRESETABIL

Schema de principiu a unui astfel de DAC este reprezentată în Fig.IV.18.


COD NUMERIC

NUMĂRĂTOR v0
f0 CLOCK
REVERSIBIL GTL DV
G P DOWN
PRESETABIL (II)
PRESET

n
BORROW F.IM FTJ
v0
1:2 B OUT
(I)

Fig.IV.18. DAC cu conversiune intermediară în timp şi numărător presetabil.

Convertorul este constituit dintr-un generator de frecvenţă etalon – G, care


produce impulsuri cu frecvenţa – f0. Aceste impulsuri sunt aplicate printr-o poartă – P
la intrarea de decrementare a unui numărător reversibil şi presetabil. Numărărtorul
primeşte la intrările de date codul numeric de n – biţi, care este încărcat în numărător
cu frecvenţă f0/2n, obţinută prin divizare cu 2n din f0 şi aplicată la intrarea de preset a
numărătorului. Bistabilul – B de comandă a porţii – P este trecut în starea HIGH
odată cu presetarea numărătorului şi deschide poarta P, apoi este resetat când
numărătorul trece prin zero. Ca urmare, perioada impulsurilor de la ieşirea
bistabilului va fi egală cu 2nT0, unde T0 = 1/f0, iar durata acestora va avea valoarea:
k = n -1
NT0 = ∑a 2 T
k =0
k
k
0 . (IV.35)

119
IV. Convertoare numeric-analogice
Dacă impulsurile generate de bistabil au amplitudinea V, atunci valoarea medie va fi:
k =n -1

τ ∑a 2 T k
k
0
V k =n -1
v0 = V =
T
k =0
2 T0 n
V= n
2
∑a 2
k =0
k
k
. (IV.36)

Valoarea medie poate fi extrasă cu ajutorul unui bloc – (I), constituit dintr-un
formator de impulsuri – F.IM şi un filtru trece-jos – FTJ. Altă soluţie de obţinere a
mărimii de ieşire, poate fi măsurarea duratei impulsurilor cu ajutorul unui bloc – (II),
constituit dintr-un generator de tensiune liniar-variabilă – GTL şi un circuit detector
de vârf – DV. În comparaţie cu extragerea valorii medii, această a doua soluţie este
mai complicată şi mai puţin precisă, în schimb este mult mai rapidă.

IV.8.2. DAC INDIRECT CU NUMĂRĂTOR ŞI COMPARATOR NUMERIC

Schema de principiu a unui astfel de DAC este reprezentată în Fig.IV.19.

COD COMPARATOR f0
INTRARE NUMERIC N G

F.IM FTJ
v0

Fig.IV.19. DAC cu numărător şi comparator numeric.

Codul numeric de intrare, de n – biţi, este comparat în permanenţă cu codul


numeric de la ieşirea unui numărător cu acelaşi număr de biţi. Comparatorul numeric
va avea ieşirea în starea HIGH dacă codul numeric de la numărător are valoare mai
mică decât cel de la intrare şi în starea LOW în caz contrar. Ca urmare, impulsurile de
la ieşirea comparatorului numeric vor avea aceeaşi perioadă şi durată ca şi la
pct.IV.7.1. Deci expresia valorii medii a impulsurilor de ieşire va avea forma (III.36).

IV.8.3. DAC INDIRECT CU GENERATOR DE SEMNAL


PSEUDOALEATOR

Schema de principiu a unui astfel de DAC este reprezentată în Fig.IV.20.


Deosebirea faţă de funcţionarea schemei din Fig.IV.19, constă în faptul că secvenţa
de 2n-1 coduri nu mai este generată în ordine crescătoare, ca în cazul numărătorului, ci
este generată şi aplicată comparatorului numeric în ordine pseudoaleatoare.
120
IV.9. DAC cu funcţionare serie

COD GENERATOR f0
COMPARATOR
INTRARE NUMERIC
SEMNAL G
PSEUDOALEATOR

v0
F.IM FTJ

Fig.IV.20. DAC cu comparator numeric şi generator de semnal pseudoaleator.

Ca urmare a celor menţionate mai sus, durata pe care semnalul de ieşire al


comparatorului numeric se află în starea HIGH nu mai este continuă, ci este
fragmentată şi distribuită pe întreaga perioadă a unui ciclul. Acest aspect prezintă
avantajul că uşurează sarcina FTJ, care de data aceasta va trebui să aibă constantă de
timp mult mai mică, deci viteza de răspuns a DAC va fi mai mare în aceeaşi măsură.
Convertoarele care funcţionează pe bază de generator de semnal pseudoaleator
mai sunt cunoscute şi sub denumirea de DAC stochastice.
Convertoarele DAC cu conversiune intermediară în timp, indiferent de tip, pot fi
realizate cu rezoluţii de până la 10-12 biţi sau mai mult, au timp de răspuns de ordinul
milisecunde-zeci de milisecunde şi pot funcţiona cu semnale unipolare cât şi bipolare.

IV.9. DAC CU FUNCŢIONARE SERIE

În aplicaţiile practice, apar frecvent şi situaţii în care codul numeric care


urmează să fie convertit analogic se află sub formă serie. În această situaţie este
necesar un registru de deplasare cu intrare serie şi ieşire paralel, în care să fie stocat
codul numeric pentru a fi posibil de convertit analogic cu ajutorul unui DAC paralel.
Viteza mare de conversie a DAC paralele nu poate fi pusă în valoare, dacă viteza de
recepţie a codului numeric serie este mică. În astfel de aplicaţii pot deveni adecvate
DAC cu funcţionare serie, capabile să execute conversia analog-numerică, bit cu bit,
pe măsură ce se recepţionează biţii codului numeric de intrare. O altă particularitate
interesantă a DAC serie este aceea că complexitatea schemelor electrice este
independentă de numărului de biţi ai codului numeric care trebuie prelucrat.

IV.9.1. DAC SERIE CU TRANSFER DIRECT DE SARCINĂ

Principiul de funcţionare al unui DAC serie cu transfer direct de sarcină, rezultă


din schema electrică şi diagramele temporale reprezentate în Fig.IV.21.
121
IV. Convertoare numeric-analogice

fc
Tm U1
fc
fc
x U2 ∞ U7
-

∞ U6
-

Vr S1 +
+

fc S4
U3 S3
x v0
U5 S2 C1 C2 C0
fc
Tm U4
(a)

0 1 2 3 4 5 6 7 8 9
fc
Tm
x 1 1 0 1 0 1 0 0
S1
S2
S3
S4
(b)
Fig.IV.21. DAC serie cu transfer direct de sarcină:
(a) – schema electrică de principiu; (b) – diagramele temporale.

Frecvenţa de clock – fc reprezintă frecvenţa de recepţie a biţilor codului serie,


durata unui bit fiind egală cu o semiperioadă a impulsurilor fc. Semnalul Tm are nivel
logic 1 pe un număr de perioade a semnalului fc egal cu numărul de biţi ai codului şi
nivel logic 0 pentru o perioadă fc. Semnalul x reprezintă codul numeric serie.
Pentru prima semiperioadă a semnalului fc, dacă bitul codului numeric este 1,
este închis S1 şi deschise S2, S3, astfel încât condensatorul C1 se încarcă la valoarea
tensiunii de referinţă – Vr. Dacă bitul codului numeric este 0, este închis S2 şi deschise
S1, S3, astfel încât condensatorul C1 se descarcă la valoarea zero volţi. În a doua
semiperioadă a semnalului fc sunt deschise S1, S2 şi închis S3, astfel încât
condensatorul C1 este conectat în paralel cu C2, tensiunile lor egalizându-se ca
valoare. Deoarece, C1 = C2, rezultă că se egalizează şi sarcinile electrice ale acestora.
122
IV.9. DAC cu funcţionare serie
Procesul descris mai sus se desfăşoară bit cu bit, începând cu LSB şi terminând
cu MSB, după care este închis S4 şi C0 se încarcă la aceeaşi tensiune cu C2, adică la
ieşire va apare o tensiune proporţională cu valoarea codului numeric de intrare.
În Tabel IV.4 se prezintă evoluţia valorilor, raportate la Vr, ale tensiunilor de pe
∗ ∗
condensatoarele C1, C2, unde vC1 şi vC2 reprezintă valorile corespunzătoare din prima
semiperioadă a tactului, iar vC2 – valoarea din a doua semiperioadă a tactului.
Deoarece, în prima semiperioadă a tactului C1 este încărcat fie la Vr, fie la zero volţi,
iar în doua semiperioadă C1 este conectat în paralel cu C2, se poate scrie relaţia:
∗ ∗
vC1 + vC2
vC2 = . (IV.37)
2
Tabel IV.4
Evoluţia mărimilor caracteristice funcţionării DAC serie
∗ ∗
Nr.perioadă x vC1 vC2 vC2
1 1 1 0 1/2
2 1 1 1/2 3/4
3 0 0 3/4 3/8
4 1 1 3/8 11/16
5 0 0 11/16 11/32
6 1 1 11/32 43/44
7 0 0 43/64 43/128
8 0 0 44/28 43/256
9 0 0 0 0

Având în vedere că în momentul iniţial C1 şi C2 sunt descărcate complet, cu


(IV.37) se pot calcula valorile cu care evoluează tensiunea vC2, valoarea finală fiind:
N 00101011 43
vC2 = 8 Vr = 8
Vr = Vr . (IV.38)
2 2 256
Totodată, (IV.37) poate fi scrisă şi sub formă generică:
a V + v (k − 1)
vC2 (k ) = k r C2 , (IV.39)
2
unde ak reprezintă valoarea bitului k, k fiind numărul de ordine al bitului. Dezvoltând
(IV.39) pentru câteva valori ale lui k, corespunzătoare codului numeric 00101011,
considerat ca exemplu în Fig.IV.21 şi Tabel IV.3, se obţin relaţiile de mai jos:

123
IV. Convertoare numeric-analogice
a1Vr + 0 a
vC2 (1) = = Vr 1 = Vr a1 2 −1 ;
2 2
a V + v (1)
vC2 (2 ) = 2 r C2 = Vr (a2 2 −1 + a1 2 −2 ) ;
2 (IV.40)
M
anVr + vC2 (n − 1)
vC2 (n ) = = Vr (an 2 −1 + an −1 2 −2 + ... + a1 2 −n ) ;
2
deci:
k =n
vC2 (n ) = Vr ∑ bk 2 −k , (IV.41)
k =1

unde s-a inversat ordinea de numerotare a coeficienţilor ak (an→ b1, …, a1→ bn).

IV.9.2. DAC SERIE CU TRANSFER CICLIC DE SARCINĂ

Schema de principiu a unui DAC serie cu transfer ciclic de sarcină este


prezentată în Fig.IV.22. Comutatoarele S1 şi S2 sunt comandate de biţii codului serie.
Dacă ak = 1, este închis S1 şi deschis S2, iar dacă ak = 0, este închis S2 şi deschis S1.

S1 R i1 R/2 S3
-
U3
-
U2 ∞
i2 ∞ −1 +

Vr U1
+
S2 C0 v0
R S4 S6
C1
v2 S5 S7
C2

Fig.IV.22. DAC serie cu transfer ciclic de sarcină:

În condiţiile precizate mai sus, curentul i1 va avea valoarea:


V
i1 (k ) = ak r . (IV.42)
R
Comutatoarele S4-S7 sunt comandate alternativ. Pe durata unui bit se închid S4 şi
S7, C1 încărcându-se de la ieşirea lui U2, iar C2 debitând la intrarea lui U1. Pe durata
bitului următor, se închid S5 şi S6, C2 încărcându-se de la ieşirea lui U2, iar C1
debitând la intrarea lui U1. Ca urmare, curentul i2 va avea valoarea:

124
IV.9. DAC cu funcţionare serie
V2 (k − 1)
i2 (k ) = , (IV.43)
R
unde s-a considerat RC1, RC2 >> Tc, Tc fiind perioada impulsurilor de tact, astfel ca
tensiunea şi sarcina condensatoarelor să rămână constante pe durata Tc. Din (IV.42) şi
(IV.43) rezultă expresia tensiunii de la ieşirea U2, pentru bitul curent:
R a V + v (k − 1)
v2 (k ) = [i1 (k ) + i2 (k )] = k r 2 . (IV.44)
2 2
Dezvoltând (IV.44), se obţin relaţiile:
aV +0 a
v2 (1) = 1 r = Vr 1 = Vr a1 2 −1 ;
2 2
a V + v (1)
v2 (2) = 2 r 2 = Vr (a2 2 −1 + a1 2 −2 ) ;
2 (IV.45)
M
a V + v (n − 1)
v2 (n ) = n r 2 = Vr (an 2 −1 + an −1 2 −2 + ... + a1 2 −n ) ;
2
deci:
k =n
v2 (n ) = Vr ∑ bk 2 −k , (IV.46)
k =1

unde s-a inversat ordinea de numerotare a coeficienţilor ak (an→ b1, …, a1→ bn). Se
observă că (IV.44)-(IV.46) au aceeaşi formă ca şi (IV.39)-(IV.41).
După ce au fost recepţionaţi toţi biţii codului binar se închide S3 şi astfel v2(n)
este transferată la ieşire prin memorare pe C0, apoi se închid S6, S7 şi S8, pentru a se
aduce schema în starea iniţială, în vederea recepţiei următorului cuvânt binar serial.
Dacă în cazul DAC cu transfer direct de sarcină (pct.IV.9.1) era necesară
condiţia C1 = C2, abaterea de la această condiţie constituind o sursă de erori, la DAC
cu transfer ciclic de sarcină C1 şi C2 nu mai trebuie să fie riguros egale, însă această
condiţie apare transferată asupra rezistenţelor din reţeaua de reacţie a etajelor U1 şi
U2. DAC cu transfer ciclic de sarcină este mai precis şi de două ori mai rapid decât cel
cu transfer direct, dar pentru aceasta schema electrică este ceva mai complicată.
Spre deosebire de aparatura numerică de măsurare fără microprocesor, unde
DAC serie erau mai dificil de utilizat, în aparatura cu microprocesor acest tip de DAC
poate fi utilizat cu succes, fiindcă printre alte avantaje, permite şi o separare
galvanică mult mai simplă decât în cazul transmiterii datelor numerice în paralel. Prin
urmare, informaţia de măsurare sau de execuţie poate fi transmisă la destinaţie în
formă numerică, iar conversia analog-numerică poate fi efectuată la destinaţie.

125
IV. Convertoare numeric-analogice

IV.10. DAC CU COMPRIMARE

Extinderea tot mai mult a tehnicilor numerice de prelucrare a semnalelor


reclamă existenţa unor ADC şi DAC cu caracteristici de transfer neliniare. Una din
situaţiile particulare care necesită astfel de convertoare este prelucrarea semnalelor cu
gamă dinamică mare, cum ar fi semnalele din domeniul audiofrecveţei. Gama
dinamică, exprimată de obicei în decibeli, este dată de o relaţie de forma:
N = 20 log(Vmax Vmin ) [dB]. (IV.47)
Pentru DAC liniar, gama dinamică are expresia Vmax/Vmin = 2n/1, unde n este numărul
de biţi. În acest caz, exprimând gama dinamică în decibeli, rezultă:
N = 20 log(2 n ) = 6n [dB]. (IV.48)
De exemplu, un DAC liniar de 8 biţi are o gamă dinamică de 256/1 sau 48 dB, iar
unul de 10 biţi are gama dinamică de 1024/1 sau 60 dB.
Precizia unui DAC constituie un parametru important în majoritatea aplicaţiilor.
Datorită cuantificării, precizia unui DAC se exprimă prin intermediul erorii raportate,
fiindcă eroarea absolută este constantă şi egală de obicei cu ponderea a LSB/2. Ca
urmare, eroarea relativă variază invers proporţional cu valoarea măsurată. Deci,
pentru a se menţine eroarea relativă sub un nivel acceptabil, trebuie mărit numărul de
biţi al DAC, ceea ce conduce la creşterea preţului în aceeaşi măsură. Totodată, DAC
nu este utilizat eficient, fiindcă la limita inferioară a gamei de măsurare precizia este
insuficientă, iar spre limita superioară devine mult mai mare decât este necesar.
Aceste cerinţe contradictorii sunt satisfăcute mult mai bine de către un convertor
cu caracteristică neliniară, numit şi convertor cu comprimare. Tehnicile de compresie
şi decompresie sunt utilizate pe scară largă şi în prelucrările pur analogice ale
semnalelor, cum ar fi de exemplu prin amplificatoare logaritmice şi exponenţiale.
Pe lanţul de prelucrare numerică a unor astfel de semnale, cu gamă dinamică
largă, ADC este tot neliniar şi asigură compresia semnalelor, iar DAC realizează
operaţia inversă, adică decompresia. De exemplu, un DAC de 8 biţi utilizat pentru
decompresia datelor numerice are caracteristica de transfer aproximată prin 8
segmente de dreaptă, pentru fiecare polaritate a semnalului, fiecare segment având 16
trepte egale. Cuvântul de 8 biţi cuprinde un bit pentru selecţia semnului, 3 biţi pentru
selecţia unuia din cele 8 segmente de dreaptă şi 4 biţi pentru selecţia uneia din cele 16
trepte. Valoarea treptelor este aceeaşi pentru un segment dat, dar se dublează pentru
segmentul următor. Schema bloc a unui astfel de DAC este reprezentată în Fig.IV.23.

126
IV.10. DAC cu comprimare

n =3 q = k −1
I0
∑a
n =0
I
n kn = I Tkn ∑I
q =0
q = I pk
a0
a1 SELECTOR
a2 CURENT TREPTĂ
a3 (SCT)

Ik4 Ik3 Ik2 Ik1 Ik0


(a) (b)
GENERATOR GENERATOR SEGMENT
CURENT TREPTĂ CURENT PIEDESTAL
(GCT) (GCP)
TREAPTĂ
Ik Ip(k−1) . . . Ip1 Ip0 Ip3
a4 Ip1 Ip2
a5 SELECTOR CURENT
a7 (SC)

I7 I6 I5 I4 I3 I2 I1 I0
GENERATOR
CURENT SEGMENT
(GCS)

Fig.IV.23. Principiul de funcţionare al unui DAC cu comprimare:


(a) – schema bloc; (b) – sinteza funcţiei de decomprimare.

Generatorul curenţilor de segment – GCS produce curenţi ponderaţi binar (I1


= 2I0, I2 = 2I1, …, I7 = 2I6), fiecare din cei 8 curenţi corespunzând unui segment al
caracteristicii. Primul segment pleacă din origine, iar celelalte pleacă de la un anumit
curent de piedestal, egal cu suma curenţilor de valoare inferioară. Selectarea
curentului de segment – Ik şi a celui de piedestal – Ipk, se realizează cu selectorul de
curent – SC. Curentul Ik serveşte ca şi curent de referinţă pentru generatorul curenţilor
de treaptă, care este un generator slave şi produce curenţi cu valorile:
1,5 1 2 4 8
I k0 = I k ; I k1 = I k ; I k2 = I k ; I k3 = I k ; I k4 = I k . (IV.49)
16,5 16,5 16,5 16,5 16,5
Curentul Ik este divizat prin 16,5, în loc de 16, iar Ik0 = 1,5×treaptă, în loc de o
treaptă, astfel ca prima treaptă a noului segment să aibă valoarea numai de 1,5 ori mai
mare decât treptele segmentului anterior, pentru a se netezi caracteristica de transfer.
Cu excepţia primei trepte, celelalte au valoare dublă faţă de treptele segmentului
anterior. Notând cu IS0 curentul primului segment şi cu IT0 = IS0/16,5 valoarea treptei
de curent corespunzătoare primului segment, se poate calcula valoarea curentului
pentru oricare din cele 256 de puncte de pe caracteristica bipolară de transfer a DAC:
127
IV. Convertoare numeric-analogice
I 0 = I pk + I Tkn , (IV.50)
unde:
q = k −1
I pk = ∑I q =I S0 + 2 I S0 + ... + 2 k −1 I S0 = (2 k − 1)I S0 ;
q =0 (IV.51)
I Tkn = NI Tk ; iar I Tk = 2 I T(k −1) = 2 2 I T(k −2 ) = ... = 2 k I T0 .
Prin urmare, (IV.49) devine:
I 0 = (2 k − 1)I S0 + N 2 k I T0 , (IV.52)
unde N = 0, 1, …, 15 este numărul treptei, iar N = 0, 1, …, 7 – numărul segmentului.
Un DAC cu comprimare poate asigura o gamă dinamică de 72 dB şi o eroare
relativă cuprinsă între 1,6% şi 3,2%, pe întreg domeniul de variaţie. Aceste tipuri de
DAC sunt utilizate în special în domeniul audio, ca generatoare de funcţii, înregistrări
numerice, controlul numeric al câştigului, sinteza vocii, reverberaţii şi efecte speciale,
atenuări logaritmice, interfeţe pentru diverse traductoare, sisteme radar etc.
O particularitate importantă a acestor circuite, realizate sub formă de circuit
integrat, o constituie faptul că acelaşi circuit poate funcţiona în ambele regimuri: atât
ca ADC pentru compresia semnalelor, cât şi ca DAC pentru decompresia semnalelor.

IV.11. DAC CU MULTIPLICARE

Aşa după cum s-a mai menţionat în acest capitol la pct.IV.2, caracteristica de
transfer a unui DAC este descrisă matematic de o relaţie de forma:
X = X0N , (IV.53)
unde X reprezintă mărimea analogică de ieşire, X – mărimea numerică de intrare, iar
X0 – o mărime analogică de referinţă, tensiune sau curent.
În aplicaţiile practice curente, care implică conversie numeric-analogică,
mărimea analogică de referinţă trebuie să fie de regulă constantă şi cunoscută cu
precizie, fiindcă determină precizia conversiei. Dacă mărimea de referinţă este
variabilă, semnalul analogic de ieşire va reprezenta produsul dintre cele două mărimi
de intrare, una fiind codul numeric, iar cealaltă mărimea analogică de referinţă.
În principiu, orice DAC care are tensiune de referinţă externă poate funcţiona cu
tensiune de referinţă variabilă, evident între anumite limite şi cu reducerea anumitor
performanţe. Pentru a se optimiza aceste regim de funcţionare, există DAC proiectate
special în acest scop, cunoscute sub denumirea de DAC cu multiplicare. Aceste tipuri
de DAC sunt realizate de obicei cu referinţă de tensiune şi reţele R/2R.
128
IV.11. DAC cu multiplicare
Un DAC cu multiplicare poate funcţiona în unul, două sau patru cadrane, în
funcţie de polarităţile acceptate pentru cele două mărimi de intrare. Spre edificare, în
Fig.IV.24 este reprezentată caracteristica de transfer a unui DAC de 3 biţi.

COD NUMERIC v0 FRACŢIA ZECIMALĂ


0000 +10V +8/8
0001 +7/8
0010 +6/8
0011 +5/8
0100 +5V +4/8
0101 +3/8
0110 +2/8
0111 +1/8
1000
−10V −5V +5V +10V vr
1001 −1/8
1010 −2/8
1011 −3/8
1100 −5V −4/8
1101 −5/8
1110 −6/8
1111 −7/8
−10V −8/8
REFERINŢĂ POZITIVĂ REFERINŢĂ NEGATIVĂ

Fig.IV.24. Caracteristica de transfer a unui DAC cu multiplicare, de 3 biţi.

Convertoarele DAC cu multiplicare au o gamă largă de aplicaţii, incluzând de


regulă operaţii aritmetice între o mărime analogică şi una numerică sau între două
mărimi analogice sau numerice, cu ieşire analogică sau numerică.

129