Documente Academic
Documente Profesional
Documente Cultură
Din punct de vedere matematic, problema analizei unui CLC implica necesitatea
scrierii unei functii booleene in forma canonica.
Legat de aceasta problema este de mentionat ca o functie logica poate fi reprezentata
sub urmatoarele forme:
1. exprimarea in limbaj natural;
1
2. reprezentarea analitica;
3. tabelul de adevar (tabelul de combinatii/tabele combinationala);
4. diagrama de combinatii (Veitch – Karnaugh);
5. forma numerica;
6. logigrama/schema logica;
7. modalitati neformale de reprezentare: organigrama, schema bloc.
ii) Sinteza consta in determinarea structurii unui CLC pe baza unor conditii stricte de
functionare.
Din punct de vedere matematic, problema sintezei unui CLC conduce la necesitatea
minimizarii unei functii booleene.
Dintre metodele representative de minimizarea functiilor booleene mentionam:
a) Metoda bazata pe axiomele si teoremele algebrei booleene;
b) Metoda diagramelor (Veitch) - Karnaugh (diagrama de combinatii);
ADANCIMEA Pentru un CLC cu n intrari, adancimea D(n) este egala cu numarul maxim
de niveluri logice (porti) prin care se propaga un semnal de la intrare pana la iesire.
D(n) permite aprecierea timpului de propagare a unui semnal printr-un CLC.
Daca:
p este timpul de propagare printr-o singura poarta;
n numarul de niveluri logice
atunci timpul de propagare prin CLC este de n p iar frecventa de lucru a CLC-ului este
1
f
n p
2
DIMENSIUNEA S(n) asociata unui circuit cu n intrari se exprima prin numarul de intrari al
tuturor circuitelor integrate din care este configurat acel circuit (n este numarul de intrari).
AND-OR OR-AND
NAND-NAND NOR-NOR
NOR-OR NAND-AND
OR-NAND AND-NOR
observandu-se ca pe linie sunt duale iar, primele doua pe linie constituindu-se in variantele
de baza pentru implementare directa a formelor disjunctive si conjunctive.
HAZARDUL
In analiza unui CLC se face o ipoteza simplificatoare: in regim static, cand intrarile
si iesirile nu au variatii in timp, se presupune, ca din momentul modificarii marimilor de
intrare a trecut un timp mult mai lung decat timpul de propagare prin circuitul studiat (regim
tranzitoriu). Altfel spus, iesirea este stabilizata.
In consecinta, valoarea logica a iesirii in regim static se poate determina corect prin
functia de lucru a circuitului.
Dar in regim tranzitoriu, valoarea ideala logica nu coincide cu valoarea logica a
iesirii calculate cu functia logica (functie de lucru). Valoarea logica a iesirii devine egala cu
cea calculata abia dupa trecerea regimului tranzitoriu.
3
Se spune ca un CLC in aceasta situatie are o functionare hazardata
(necontrolabila) si, fiind vorba de o analiza in regim static, se spune ca se manifesta un
hazard static.
Concret, fizic, hazardul se manifesta prin aparitia la iesire a unor impulsuri parazite
(glitch-uri) fie cu nivel logic H, fie cu nivel logic L.
Cauzele hazardului:
a) Datorita comutarii asincrone a marimilor la intrare - hazard datorita
asincronismului la intrare;
b) Hazardul de propagare apare ca urmare a propagarii pe doua trasee diferite
a aceleiasi variabile de intrare.
IMPLEMENTARI ALTERNATIVE
Aceasta forma presupune existent unei porti SAU (OR) care face suma unor termini
ce reprezinta produse de marimi (variabile) deci porti AND (SI) (figura a).
4
Daca la o astfel de expresie se aplica formula lui De Morgan se poate trece la o
utilizare de porti NAND – NAND (figura b).
Exista un simbol alternativ pentru portile NAND, simbol ce permite evidentierea
Exemplu
Se da f a, b, c abc abc abc
Cu De Morgan:
f f
Operatia Operatia
AND SAU
a) b)
care se realizeaza cu o singura poarta, poarta NAND.
a b c
y f
z
Poarta
NAND
c)
) Produs de sume
f f
a) b)
Sau
f a b c a b c a b c a b c a b c a b c
cu varianta:
f a b c a b ca b c a b c a b c a b c
care permite o implementare NOR-NOR.
a b c a b c
f
f
Poarta
NAND
c) d)
De unde implementarea alternativa (figura d).
) Implementari multinivel
6
Exemplu
Fie f abc abd abe ax
a b c d e x
7
ab ac bc ab ac
*)
a b a c b c a b a c
ii) Extinderea in forma canonica urmata de reducere
Si aici se poate folosi dublarea termenilor pentru a forma grupuri.
Exemplu
f a, b, c ab abc abc abc
ab c c abc abc abc
abc abc abc abc abc
abc abc abc abc abc abc
ab c c ac b b ab c c
ab ac ab
Problema
Sa se realizeze o schema/circuit logic combinational avand trei butoane a, b, c de
comanda si o lampa de semnalizare la iesire, care sa indeplineasca urmatoarele conditii:
- daca variabilele a, b si c nu sunt actionate, lampa este aprinsa;
- daca a si b e neactionat si c actionat, lampa e stinsa, etc.
8
2. Tabela de adevar (combinationala)
a b c f
0 0 0 0 1 abc
1 0 0 1 0
2 0 1 0 1 abc
3 0 1 1 0
4 1 0 0 0
5 1 0 1 1 abc
6 1 1 0 1 abc
7 1 1 1 1 abc
abc abc c
ab 00 01 11 10
1 1 1 0
a c b b 0
1 0 0 1 1 abc
ac
abc abc ab
b
bc
a 00 01 11 10
ab 0 1 1 0 0
a 1 0 0 0 1 abc
9
Grupari mai mari
bc
a 00 01 11 10
0 1 1 0 0
1 1 1 0 0
b
bc
a 00 01 11 10
0 0 0 0 1 a
1 1 1 1 1
bc
a 00 01 11 10
0 1 0 0 1
1 1 0 0 1
c
bc
a 00 01 11 10
1
0 1 1 1 1
1 1 1 1 1
bc
a 00 01 11 10 ad
00 0 1 1 0 (IP esential)
01 0 1 1 0
11 0 1 0 0 ab d
10 1 1 0 1 (IP esential)
cd
Implicantii:
grupurile de pe o diagrama Veitch-Karnaugh care includ casute cu „1”;
grupurile care nu includ grupuri continute in alte grupuri mai largi = implicanti
primi (ei nu pot fi combinati cu altii pentru a-i face mai mari.
Cerinta: selectarea de implicanti primi care sa acopere cel mai bine functia
Implicanti primi esentiali sunt IP care acopera cel putin un 1 care nu poate fi
acoperit de alti IP si sunt necesari pentru solutie.
Implicanti primi neesentiali sunt acei IP care nu sunt esentiali dar care acopera
totusi 1-uri care nu sunt acoperite de IP esentiali (ei nu pot fi ceruti de solutie).
IP redundanti (esentiali) – acopera numai 1-uri care sunt deja acoperite de unul sau
mai multi IP esentiali.
10
4. Reprezentarea analitica
Din tabela de adevar se poate da reprezentarea analitica fie dupa expresia normala
dijunctiva („dupa 1”), fie dupa expresia normal conjuctiva („dupa 0” al functiei):
f1 abc abc abc abc abc
respectiv
f2 a b c a b c a b c
f a c ab abc
5. Forma numerica
f1 R 0, 2,5, 6, 7
f 2 R 1,3, 4
6. Logigrama/schema logica
Pentru
f1 a c ab abc
logigrama va fi:
a b c
11
Functiile boolene sunt in forma necanonica.
abc ab
cd
ab 00 01 11 10
00 1 1 1 1 abc
01
11 1
10 1 1 1 abcd
Uneori o functie nu este definita decat pentru combinatiile care pot sa existe afectiv,
deci nu pentru toate combinatiile posibile ale variabilelor de intrare. Rezulta o functie
incomplet definita.
Exemplu
Se da:
a b c f
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 X
1 0 1 X
1 1 0 1
1 1 1 0
unde prin X s-au notat situatiile pentru care nu avem combinatii posibile: 100 si 101.
Intrarile acestea pentru care nu se defineste functia f sunt denumite intrari
nedefinite (don’t cares).
Diagrama V – K este urmatoarea:
12
bc
a 00 01 11 10 bc
0 1 1
1 X X 1
ab bc bc bc
f
a
h
b CLC 1 CLC 2
g
c
a b c f g
0 0 0 0 0
0 0 1 1 0 Nu toate perechile
0 1 0 0 0 f si g sunt generate.
0 1 1 1 1 De exemplu
1 0 0 0 0 f 0
perechea
1 0 1 0 0 g 1
1 1 0 1 1
1 1 1 1 1
Fie expresia:
f a, b, c ab abc ac
13
a b c
Implementarea s-a facut pe trei nivele (daca negarile se realizau pe bare pe intrare
implementarea ar fi fost pe doua nivele).
f a, b, c ab abc ac
ab c c abc ac b b
abc abc abc abc abc
abc abc abc abc
- Exprimare numerica
Termen canonic Numar Numaratoare
abc 000 P0
abc 001 P1
abc 010 P2
abc 011 P3 f a, b, c 2, 4,5, 7
abc 100 P4
abc 101 P5
abc 110 P6
abc 111 P7
14
Fie expresia:
f a, b, c a b c a b a c
a b c
f a, b, c a b c a b a c
a b c a b a c
a b c a b a c abc ab c c a c
abc abc abc abc abc
abc abc abc abc
abc abc abc abc
a b c a b c a b c a b c
- Expresia numerica
a b c 000 S0
a bc 001 S1
a bc 010 S2
a bc 011 S3 f a, b, c 2, 4,5, 7
ab c 100 S4
ab c 101 S5
abc 110 S6
abc 111 S7
15