DISPOZITIVE si

CIRCUITE
ELECTRONICE
Notie de curs

Cursul nr. 7
Asistent. dr. ing. Radu MIRSU
radu.mirsu@upt.ro

Friday, September 9, 2016

Introducere

Circuite logice = circuite electronice cu ajutorul

crora se implementeaz funciile logice.

Circuitele logice conin dispozitive electronice care

prezint dou stri limit: nchis i deschis,
corespunztoare celor dou valori 0 i 1 ale
variabilelor din logica binar. Aceste dispozitive sunt
diodele semiconductoare i tranzistoarele bipolare i
unipolare.

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

Strilor logice 0 i 1 li se asociaz nivele de

tensiune de la intrrile i ieirile circuitului:
Potenialul sczut (apropiat de potenialul de 0 V
al masei) se consider stare logic 0;
Potenialul ridicat (apropiat de tensiunea sursei de
alimentare) se consider stare logic 1.

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

Funcie de
negare

Circuitul logic
INVERSOR

Simbol

Y=X

Functia

Tabel adevar

(NOT)

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

Operaiile logice asupra variabilei sau variabilelor de

intrare poart numele de funcii logice.
Functie
impusa 0

Functie
impusa 1

Functie
identitate

Functie
de negare

Y1

Y2

Y3

Y4

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

A
B

Y
Y=A B

Circuitul logic SI
(AND)

Simbol

Functia

A B

Tabel adevar

cu tranzistoare
bipolare

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

A
B

Circuitul logic SAU

(OR)

Simbol

A B

Tabel adevar

cu tranzistoare bipolare
Y=A+ B
Functia
Friday, September 9, 2016

D.C.E.

Cursul nr. 7

Circuitul logic SAU-EXCLUSIV

(XOR)

A
B

Y = A+ B
Functia

Simbol

Friday, September 9, 2016

A B

Tabel adevar

D.C.E.

Cursul nr. 7

x1

x2

y5

y5

y6

y6

y7

y7

SI

SI-NU

SAU

SAU-NU

SAUEXCL

SAUEXCLNU
1

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

Circuite Logice Combinationale (CLC)

Circuitele logice combinaionale (CLC) sunt circuite fr memorie
(independente de propriile stri anterioare), caracterizate prin faptul c
semnalele de ieire sunt combinaii logice ale semnalelor de intrare,
existnd numai atta timp ct acestea din urm exist.
Sinteza CLC pornete de la funcia pe care trebuie s o ndeplineasc
circuitul i i propune obinerea unei variante (minimale) a structurii
acestuia.
Etapele sintezei sunt: definirea funciei de ieire, minimizarea i, n
final, desenarea schemei circuitului.

a)
b)
c)

Friday, September 9, 2016

cu orice combinatie de circuite logice elementare;

numai cu circuite NAND;
numai cu circuite NOR

D.C.E.

Cursul nr. 7

10

Sinteza CLC

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

11

Detectorul de paritate

Detectorul de paritate este un circuit logic combinaional care are rolul de a

determina paritatea sau imparitatea numrului de variabile de intrare egale cu 1
logic. El are la baz unele proprieti ale funciei SAU-EXCLUSIV (XOR).

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

12

Multiplexorul

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

13

Multiplexorul

Y E ( A1 A0 I 0 A1 A0 I1 A1 A0 I 2 A1 A0 I 3 ).
P0

Friday, September 9, 2016

P1

P2

P3

D.C.E.

Cursul nr. 7

14

Demultiplexorul

DMUX cu 4 iesiri
Friday, September 9, 2016

D.C.E.

Cursul nr. 7

15

Comparatorul numeric de 1 bit

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

16

Comparatorul numeric de 1 bit

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

17

Sumatorul pe 1 bit

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

18

Codificatorul

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

19

Codificatorul

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

20

Decodificatorul BCD pe 7 segmente

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

21

Decodificatorul BCD pe 7 segmente

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

22

Decodificatorul BCD pe 7 segmente

Aplicatie: ceas digital

Friday, September 9, 2016

ELECTRONICA.

Cursul nr. 12

23

Sunt circuite cu dou stri stabile, iar trecerea dintr-o

stare n alta se face numai prin comanda continu la
intrrile R (Reset = anulare) i S (Set = punere pe 1).
Dac comanda este singular, necorelat cu alt semnal
atunci circuitul este unul de tip CBB-RS asincron.

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

24

Dac comanda este corelat cu un semnal de

sincronizare prin sensul de simultaneitate a celor dou
semale atunci se obine un circuit de tipul CBB-RS
sincron.

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

25

Intrarea J are acelai rol ca i S iar intarerea K acelai

rol cu R numai c CBB funcioneaz i cnd apare
simultaneitatea J = 1 i R = 1.

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

26

Spre deosebire de CBB-RS starea Sn = 1 i Rn = 1

duce la bascularea strii anterioare a CBB, aa cum
se vede i din tabela de adevr n ultimele dou linii.
Dac intrarea J i K sunt unite se obine un CBB cu o
singur intrare adic un CBB-T.

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

27

Dac intrarea J se unete prin intermediul unui inversor

cu intrarea K se obine de asemenea o celul cu o
singur intrare CBB-D, la care ieirea este imaginea
intrrii.

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

28

Circuite master-slave

Circuitele master-slave sunt construite din circuite flip-flop

distincte;
Specific acestor circuite este faptul c datele aplicate la intrare
sunt considerate atunci cnd semnalul de clock crete n 1, iar
rezultatul este reflectat la ieire abia cnd semnalul de clock
devine 0.
Datorit acestei particulariti, semnalele la intrare trebuie s fie
stabile naitea apariiei frontului pozitiv i starea intrrii nu trebuie
s se schimbe nainte de apariia frontului negativ al pulsului.
Dac nu se respect aceast restricie pot aprea rspunsuri
necontrolate.
Tipuri de circuite flip-flop master-slave: SR, JK i D

Friday, September 9, 2016

D.C.E.

Cursul nr. 7

29

Structura intern a unui circuit master-slave SR

CLK

3M

1M

4M

2M

3S

4S

1S

2S

Q
"1"

"0"

Pori
intrare

CBB-SR
MASTER
asincron

CBB-SR
MASTER
sincron

Pori
transfer

CBB-SR
SLAVE
asincron

CBB-SR
SLAVE
sincron

CLK
(2)

(3)

(4)

(1)

"1"

"0"

(1)
(2)

Friday, September 9, 2016

(4)
(3)
t

Funcionare:
n intervalul (1)-(2), porile de intrare (3M, 4M) i
de transfer (3S, 4S) sunt blocate, iar MASTER-ul este
izolat att de intrri ct i de SLAVE.
n intervalul (2)-(3), CLK=1 i porile 3M, 4M sunt
validate, iar informaia se nscrie n MASTER; porile
3S, 4S fiind blocate CLK
( 0 ), bistabilul SLAVE este n
continuare izolat fa de MASTER.
n intervalul (3)-(4) se repet situaia din intervalul
(1)-(2) cnd MASTER-ul era izolat att de intrri ct
i de SLAVE.
n sfrit, dup momentul (4), porile 3M, 4M sunt
blocate (MASTER-ul izolat fa de intrri) iar porile
3S, 4S sunt validate i informaia din MASTER se
transfer n SLAVE.
Inscrierea informaiei n MASTER are loc nainte de
momentul (3) (posibil chiar pe frontul descresctor
al CLK), iar transferul ei n SLAVE (i deci la ieire)
are loc dup momentul (4) (deci pe acelai front
descresctor al CLK).
ELECTRONICA.

Cursul nr. 13

30

Registrul de deplasare serie este format din 4 bistabili de tip D Master-Slave.

DIN

D0

Q0

CLK

D1

Q1

CLK

D2

Q2

CLK

D3

Q3

DOUT

CLK

CLK
n timpul funcionrii, latch-urile de tip master sunt deschise
simultan pentru CLK=0, cele de tip slave fiind nchise. n timpul tranziiei
din 0 n 1 a semnalului de CLK, latch-urile master se blocheaz iar cele
slave se deschid i primesc informaia din master.
Pe baza schemei putem scrie urmtoarele relaii:
DOUTn=Q3n=D3n-1=Q2n-1=D2n-2=Q1n-2=D1n-3=Q0n-3=D0n-4=DINn-4
Se observ c informaia DIN ajunge la ieirea registrului dup 4
impulsuri de tact.
Friday, September 9, 2016

ELECTRONICA.

Cursul nr. 13

31

I3

I1

I2

I0

CLK
CLK

CLK

CLK

CLK

Q3

Q2

Q1

Q0

Registrul paralel (de stocare, tampon)

tampon este format din 4 bistabili de tip D
acionai sincron de un tact comun.
n momentul aplicrii tactului, cuvntul binar de 4 bii prezent la intrrile
I0, I1, I2, I3, este nscris n cele 4 celule de memorie i poate fi citit la ieirile
Q0, Q1, Q2, Q3.
Funcia principal a unui astfel de registru este aceea de a stoca
temporar anumite configuraii binare n scopul unui acces uor la ele n
vederea prelucrrii.
prelucrrii Registrul paralel este memoria zonelor de vitez
maxim dintr-un sistem digital de prelucrare a datelor.
Friday, September 9, 2016

ELECTRONICA.

Cursul nr. 13

32

-Reprezinta una dintre aplicaiile eseniale ale circuitelor basculante

bistabile master-slave sincrone.
- Execut numrarea impulsurilor de tact aplicate la intrare i memoreaz
pe o durat impus acest numr.
Numrarea n sistem zecimal si n sistem binar.

Friday, September 9, 2016

ELECTRONICA.

Cursul nr. 13

33

 Utilizeaz 4 circuite basculante bistabile JK Master-Slave, n regim de circuit

basculant bistabil de tip T cu Jn=Kn=Tn=1.
CLK

nu acioneaz asupra
tuturor bistabilelor, ci numai
asupra primului, ieirile fiecrui
bistabil fiind conectate la
intrarea de CLK a bistabilului
urmtor.

CLK

CLK

CLK

T
Q

23

22

21
A1

CLK

20
A0

CLK

A2

A3

Intrrile T sunt conectate

la 1 logic, valoarea logic a
ieirii fiecrui bistabil se
modific pe frontul negativ
al impulsurilor primite pe
intrarea de CLK

Friday, September 9, 2016

ELECTRONICA.

Cursul nr. 13

34

P3

Impulsurile de tact sunt aplicate

simultan la toate bistabilele, care
vor comuta n acelai timp, i nu
succesiv ca n cazul
numrtoarelor asincrone.

A0

P1
J0

Q0

J1
CLK

CLK
K0

K1

Q1

A2

A1

carry

A3

P2
J2

Q2

CLK
K2

J3

Q3

CLK
K3

CLK

Se elimin astfel ntrzierile cumulative

datorit bistabilelor, frecvena de lucru nefiind
limitat dect de ntrzierea datorat unui
singur bistabil i de ntrzierea introdus de
porile logice care asigur functionarea
sincron.
A1 = 1 numai dac A0 = 1
( sincronizare cu tactul urmtor )
A2 = 1 numai dac A1 = 1 i A0 = 1
( sincronizare cu tactul urmtor )
A3 = 1 numai dac A2 = 1, A1 = 1 i A0 = 1
( sincronizare cu tactul urmtor )
Friday, September 9, 2016

ELECTRONICA.

Cursul nr. 13

35