1)Consideratii asupra unui sistem DSP, Esantionarea si Cuntificarea:

Proiectarea sistemelor DSP consta în întelegerea unei aplicatii date, în dezvoltarea algoritmilor DSP, în
implementarea algoritmilor prin software pe baza unui anumit procesor, în dezvoltarea hardware-ului, în integrarea
soft-ului cu hard-ul si în analiza performantei sistemului pentru asigurarea satisfacerii cerintelor. Proiectarea unui sistem
DSP utilizând unelte CAD si de analiza conduce la o
abordare mai eficienta în manipularea aplicat iilor complexe. Multe aplicatii DSP lucreza cu semnale analogice.
Esantionarea este procesul de convertire a unui semnal continuu în timp într-unul discret (în timp), care înca
poseda amplitudini continue la intervale de esantionare discrete. Amplitudinile semnalelor discrete sunt apoi
cuantificate prin valori digitale, pe baza unei lungimi (N) a cuvântului fixata. ADC realizeaza procesul de esantionare si
cuantificare. Este important de amintit ca numai semnalele digitale (nu si cele discrete în timp) sunt utilizabile într-un
sistem DSP. Semnalele discrete în timp se utilizeaza doar pentru analiza si proiectare.

Perioada de esantionare, T, este determinata de frecventa semn alului de intrare. Conform teoremei de
esantionare a lui Shannon, un semnal analogic cu frecventa in banda F<= Fm poate fi reconstituit exact din valorile
esantionate daca rata de esantionare, fs, este de doua ori mai mare decât frecventa maxima, fm, a semnalului de
intrare,adica: fs>=2fm. Daca teorema de esantionare este încalcata, are loc un fenomen de abatere. Rata (frecventa) de
esantionare, în Hz, este legata de perioada de esantionare T, în secunde, prin relatia: fs=1/T.
Semnalele discrete în timp presupun ca un numar infinit de biti sunt utilizati pentru reprezentarea valorilor
digitale. În practica, doar un numar finit de biti poate fi utilizat (de exemplu, 16 biti în majoritatea procesoarelor în
virgula fixa).

Cuantizarea este procesul prin care un esantion discret în timp este reprezentat de cel mai apropiat nivel care
corespunde la o scara întreaga. Acest proces introduce un zgomot de cuantificare nedorit, care reprezinta diferenta
dintre valoarea reala (discreta în timp) si valoarea atribuita prin semnalul digital. Cu cât lungimea N a cuvântului folosit
pentru reprezentarea esantioanelor digitale este mai mare, cu atât este mai mic zgomotul de cuantificare. În general,
raportul semnal - zgomot de cuantificare (SQNR) este dat prin: SQNR = 6N(dB)
O valoare scazuta a lui N restrictioneaza si domeniul dinamic. Orice acuratete dorita poate fi atinsa prin simpla
crestere a lungimii cuvântului, ceea ce conduce însa la cresterea costului. Viteza de procesare determina rata la care
semnalul analogic poate fi esantionat. Semnalele cu banda limitata pot fi esantionate daca rata de esantionare
corespunde relatiei (2.2). Totusi, majoritatea aplicatiilor reale implica o anumita rata de esantionare ceruta de
semnalele analogice reale care pot avea latimi de banda mai mari decât jumatatea frecventei de esantionare specificata.
Pentru a garanta ca teorema de esantionare este satisfacuta, se utilizeaza un filtru analogic trece-jos în scopul
reducerii latimii benzii semnalului analogic înaintea convertorului AD. Chiar daca semnalul de intrare este cu banda
limitata sub jumatatea frecventei de esantionare, filtrul (anti-aliasing filter) este totusi utilizat pentru a reduce
posibilitatea zgomotului din afara benzii sa intre în banda de frecvente dorita.

2)Unitateaa centrala aritmetica si logica: Multiplicatorul, registrele T, P:

TMS320C2x foloseste un multiplicator pe 16 x 16 biti, implementat hardware, care este capabil sa calculeze un
produs cu semn sau fara semn pe 32 de biti, într-un singur ciclu masina. Toate instructiunile de înmultire, cu exceptia lui
MPYU (înmultire fara semn) a lui TMS320C25, executa în multiplicator o operatie de înmultire cu semn. Aceasta
înseamna ca, doua numere care sunt înmultite sunt tratate ca doua numere în complement fata de 2, iar rezultatul este
un numar pe 32
de biti, în complement fata de 2. Exista 2 registre:
- un registru temporar pe 16 bit i care contine unul din operanzii pentru înmultire,TR, si
- un registru de produs pe 32 de biti care contine produsul (rezultatul înmultirii), PR.

Iesirea lui PR poate fi deplasata la stânga pe 1 sau 4 biti. Acest lucru este util pentru implementarea aritmeticii
fractionale sau pentru alinierea produsului fractional. Iesirea lui PR poate fi de asemenea deplasata dreapta cu 6 biti
pentru a permite executia a pâna la 128 înmult iri / acumulari fara posibilitate de depasire. O instruct iune LT (încarcarea
registrului T) încarca în mod normal TR pentru a
furniza un operand (de pe magistrala de date), iar instruct iunea MPY (multiplicare) furnizeaza al doilea operand (tot de
pe magistrala de date). O înmultire poate fi realizata de asemenea cu un operand imediat, folosind instructiunea MPYK.
În alte cazuri, un produs poate fi obtinut la fiecare 2 cicluri.
 Doua instruciuni de înmultire / acumulare (MAC si MACD) folosesc integral capacitatea de calcula
multiplicatorului, permitând ambilor operanzi sa fie prelucrati simultan. Datele pentru aceste operatii pot fi rezidente
oriunde în memoria interna sau în cea externa, sau pot fi transferate multiplicatorului în fiecare ciclu pe magistrala de
program sau de date. Acestea sunt furnizate pentru fiecare ciclu de înmultire / acumulare când sunt folosite cu
instructiuni repetitive (RPT / RPTK). Portiunea DMOV a instructiunii MACD nu va functiona cu adrese din memoria de
date externa. La TMS32020, deînmultitul si înmultitorul trebuie sa fie rezidente în blocuri de memorie RAM separate. La
TMS320C25, instructiunile MAC si MACD pot fi utilizate fie cu ambii operanzi din memoria interna sau externa, fie cu
unul din memoria RAM de pe circuit.
Dupa înmultirea a doua numere pe 16 biti, produsul pe 32 de biti este încarcat în registrul PR pe 32 de biti al lui
TMS320C2x. Produsul din PR poate fi transferat în ALU.
Exista 4 moduri de deplasare a produsului disponibile la iesirea PR. Aceste 4 moduri sunt utile când se executa operatii
de multiplicare / acumulare, aritmetica fractionara, sau produse fractionare. Câmpul PM al registrului de stare ST1
specifica modurile de deplasare ale rezultatului PM, astfel:
- PM = 00, rezultat fara deplasare
- PM = 01, rezultat cu deplasare stânga 1 bit
- PM = 10, rezultat cu deplasare stânga 4 biti
- PM = 11, rezultat cu deplasare dreapta 6 biti
Deplasarile pot fi dezactivate ca sa nu produca rotiri în produs când se lucreaza cu întregi sau operatii cu precizie
de 32 biti. Acest lucru permite compatibilitatea cu MS320C1x. Trebuie notat ca rotirea dreapta este întotdeauna însotita
de extensia de semn, indiferent de starea SXM.

3)Sisteme TMS320C2x. Comunicatia prin memoria glabala:

În aplicatiile multiprocesor, memoria externa a lui TMS320C2x poate fi divizata în doua sectiuni: cea locala,
respectiv cea globala. Registrele speciale si pinii alocati circuitului permit alocarea a pâna a 32K pentru memoria globala.
Acest lucru constituie un avantaj când datele se transfera între doua sau mai multe procesoare.
Din schema, spre deosebire de DMA, se vede ca citirea sau scrierea din / în memoria globala nu necesita oprirea
unuia dintre procesoare. Memoria globala poate fi utilizata într-o gama variata de aplicatii de procesare a semnalelor
digitale (filtre sau modemuri) unde algoritmul poate fi divizat în sectiuni distincte. În acest tip de aplicatii, cele doua
procesoare vor împarti memoria globala. Logica de arbitrare va desemna care sectiune din algoritm va fi în executie si
care va accesa memoria globala.
Dimensiunea memoriei globale este programabila între 256 si 32K locatii în memoria de date prin încarcarea
registrului de memorie globala (GREG). Dupa ce memoria globala a fost definita în GREG, circuitul TMS320C2x trimite o
cerere de magistrala BR înaintea fiecarui acces la memoria globala. Procesorul insereaza stari de asteptare pâna când se
permite accesul prin generarea READY.