PROIECTARE LOGIC LABORATOR 8 Circuite Logice Secveniale Automate asincrone i sincrone

8.1 Circuite logice secveniale (CLS)

Definiie: Un circuit logic secvenial are memorie, adic ieirile curente ale circuitului nu depind numai de intrrile curente, ci i de intrrile anterioare.
x1 x2 xn z1

y1 yp

Circuit logic combinaional

y1 yp

z2 zm

1
p
Figura 8.1 Structura general a unui circuit secvenial.

Circuitelor logice secveniale se mpart n dou clase: Automate de tip Mealy; Automate de tip Moore.

8.2 Metode de descriere a automatelor finite de tip Mealy

Descrierea funcionrii unui circuit secvenial se poate realiza n mai multe moduri: prin tabele de tranziii, diagrame de stare sau organigrame. Uneori se mai utilizeaz i diagrame de timp ale semnalelor. 8.2.1 Tabelul de tranziii Tabelul de tranziii (sau tabelul strilor) exprim starea urmtoare i ieirile n funcie de fiecare combinaie a strilor prezente i a simbolurilor de intrare, sub form tabelar. Se reprezint pe coloane simbolurile de intrare (2 n coloane) i pe linii, strile prezente (2p linii).

Proiectare Logic

La intersecia unei coloane corespunztoare simbolului xi cu linia corespunztoare strii qj se nscrie starea urmtoare i ieirea. Strile sunt notate simbolic, prin litere (A, B, C, D, ), cifre (0, 1, 2, 3, ), sau numere binare. Pentru 2p stri sunt necesari p bii pentru codificare. 8.2.2 Graful de tranziii Graful de tranziii (sau diagrama de stare) este o reprezentare grafic a modelului matematic. n nodurile grafului se reprezint strile circuitului. ntre dou stri qj i qk exist o linie marcat cu sgeat de la qj la qk, atunci cnd circuitul se afl n starea qj i exist un simbol de intrare xi pentru care circuitul trece n starea qk i genereaz o ieire zj. Intrarea xi i ieirea zj se noteaz pe linia de legtur dintre noduri. 8.2.3 Organigrama Organigrama este o alt reprezentare grafic a comportrii unui circuit secvenial. Dac circuitul se afl n starea qj i se aplic la intrare simbolul xi, circuitul trece n starea qk i genereaz ieirea zk. Blocurile de decizie se folosesc pentru prelevarea intrrilor, iar blocurile de execuie pentru stabilirea ieirilor. Fiecare stare se ataeaz unor condiii distincte n care se poate afla automatul.

8.3 Sinteza automatelor asincrone de tip Mealy

Definiie: Circuitele secveniale la care starea urmtoare devine stare prezent numai dup un timp , determinat de ntrzierile interne ale circuitului combinaional, fr aplicarea unui semnal din exterior, se numesc circuite secveniale asincrone. Algoritmul de sintez al automatelor asincrone este prezentat n continuare: 1. Analiza problemei: se stabilesc variabilele de intrare (X), de ieire (Y) i de stare (Q) pentru automatul asincron; 2. Stabilirea metodei de descriere a automatului asincron n funcie de cerine: diagrama de semnale, graful de tranziii, tabelul de tranziii sau organigram; 3. Determinarea tabelului de tranziii; 4. Codificarea strii Q n cod Gray folosind variabilele de stare q0, q1, q2,, qn; 5. Stabilirea diagramelor aferente strilor i ieirilor, obinute prin descompunerea tabelului de tranziii; 6. Obinerea ecuaiilor de stare i de ieire ale automatului asincron prin folosirea metodei de minimizare Karnaugh; 7. Realizarea schemei automatului asincron, utiliznd pori logice; 8. Verificarea funcionrii automatului asincron prin simulare, urmrindu-se realizarea cerinelor impuse.

8.4 Sinteza automatelor sincrone de tip Mealy

Definiie: Circuitele secveniale la care starea urmtoare devine stare prezent numai n momente determinate prin impulsuri de tact se numesc circuite secveniale sincrone.

Laborator 7. Automate asincrone i sincrone 3

n structura automatelor sincrone starea Q este memorat n bistabile de tip D ce comut sincronizate cu frontul activ al ceasului (T). Frontul activ al ceasului este cel care d comanda actualizrii valorilor funciilor de tranziie ale automatului folosind valorile din acel moment ale variabilelor de intrare i de stare. Comutarea automatului ntr-o nou stare are loc numai ca o consecin a frontului activ al ceasului. Orice modificare a intrrii dup tranziia activ a ceasului nu va fi luat n considerare dect la urmtorul front activ.

8.4.1 Circuite basculante bistabile de tip D

Definiie: Circuitele basculante bistabile de tip D sunt circuite cu dou stri stabile, trecerea dintr-o stare n alta fcndu-se numai la modificarea unei variabile de intrare. Principala caracteristic a circuitelor bistabile de tip D este posibilitatea de memorare. D 0 1 Qn x x Qn+1 0 1

Tabelul 8.1 Tabelul de adevr al unui bistabil D.

Conectarea unui ceas (T) conduce la aa numita celul binar cu zvorre sau circuit D-latch (vezi anexa 3: 74LS375), care se caracterizeaz prin urmtoarele aspecte: pentru T = 1, ieirea copie intrarea Q D i Q D ; la dispariia impulsului de tact T (trecerea 1 0) celula menine la ieire starea din momentul dispariiei lui T (se zvorte pe valoarea din acel moment a intrrii). D 0 1 TQn 00 0 0 01 1 1 11 0 1 10 0 1

Tabelul 8.2 Diagrama de funcionare a unui circuit D-latch.

Ecuaia de funcionare: Qn 1 Tn Qn Tn Dn

(8.1)

Simbolul bloc al unui circuit D-latch i formele de und care ilustreaz funcionarea acestuia sunt prezentate n figura 8.2 a, b.

Proiectare Logic

D
D-latch

T a)

Q
Q

b) Figura 8.2 Celula D-latch: a) Simbolul bloc; b) Diagrama de semnal.

8.5 Implementarea unui detector de secven ca automat de tip Mealy S se detecteze secvena 10 ntr-un ir de bii aleatoriu, primii pe o singur intrare. I Soluie: Automatul prezint o intrare A pe care se primesc secvenial bii de 0 i 1 logic, n ordine aleatoare i o ieire F, care se activeaz (devine 1 logic) atunci cnd se detecteaz cei doi bii ai secvenei 10. Modalitatea de descriere adecvat unui astfel de automat este graful de tranziii sau diagrama de stare, prezentat n figura 8.3. 1. Determinarea grafului de tranziii: Starea Q 0 1 2 0 Intrarea A 0 1 0 0 Ieirea F 0 0 1 0
Staionare cu bitul 0 Detectare primul bit (1) Staionare cu bitul 1 Detectarea celui de al 2-lea bit (0) Activarea ieirii F=1 ntoarcere n starea 1 la detectarea unui alt bit 1 Reluarea procesului

Observaii

Laborator 7. Automate asincrone i sincrone 5

0/0 0

1/0

1/0 1

1/0 0/0 2 Figura 8.3 Graful de tranziii al automatului. 0/1

Marcarea ramurilor din figura 8.3 este: Intrare A / Ieire F. 2. Tabelul de tranziii corespunztor grafului de tranziii din figura 8.3 este prezentat n tabelul 8.3: Q A=0 A=1 0 0/0 1/0 1 2/1 1/0 2 0/0 1/0 Tabelul 8.3 Tabelul de tranziii al automatului Mealy. Exemplu de ir de bii generai aleatoriu i primii pe intrarea A:
Intrarea A 0 0 0 0 1 0 1 1 1 1 0 0 0 1 0 0 0 0

St. 0 Ieirea F 0 0 0 0

St. 1 0

St. 2 1

St. 1 0 0 0 0

St. 2 1

St. 0 0 0

St. 1 St. 2 0 1

St. 0 0 0 0

n concluzie, n irul de bii dat ca exemplu, s-a detectat de trei ori secvena 10. 3. Alocarea variabilelor de stare folosind codul Gray: Q 0 1 2 q0 q1 0 0 1 0 1 1 q0q1 00 01 11 10 A 0 00 / 0 11 / 1 00 / 0 xx / x 1 01 / 0 01 / 0 01 / 0 xx / x

Tabele 8.4 Alocarea variabilelor de stare.

Proiectare Logic

4. Determinarea diagramelor Karnaugh din care rezult ecuaiile de stare pentru variabilele de stare q0 i q1: q0q1 00 01 11 10 A 0 0 1 0 x 1 0 0 0 x q0q1 00 01 11 10 A 0 0 1 0 x 1 1 1 1 x q0q1 00 01 11 10 A 0 0 1 0 x F 1 0 0 0 x

q0

q1

Tabele 8.5 Diagramele Karnaugh aferente strilor i ieirii.

q0 q0 q1 A q1 q0 q1 A

(8.2) (8.3)

5. Similar se extrage diagrama Karnaugh din care se determin ecuaia de funcionare pentru ieirea F:

F q0 q1 A q0

(8.4)

6. Schema automatului asincron de tip Mealy este prezentat n figura 8.4:

A

q0

q1 F

q0

q1

Figura 8.4 Structura automatului asincron de tip Mealy.

7. Schema automatului sincron de tip Mealy, implementat cu circuite D-latch, este prezentat n figura 8.5:

Laborator 7. Automate asincrone i sincrone 7

q0
q0 q1

q1

F D
D-latch

q0

T D
D-latch

q0
q1

q1

Figura 8.5 Structura automatului sincron de tip Mealy.

8.6 Probleme propuse

1. S se implementeze un automat asincron de tip Mealy care s detecteze secvena 01 ntr-un ir de bii aleatoriu, folosind graful de tranziii. 2. S se implementeze un automat asincron de tip Mealy care s detecteze secvena 111 ntr-un ir de bii aleatoriu, folosind graful de tranziii. 3. S se implementeze un automat sincron de tip Mealy care s detecteze secvena 1001 ntr-un ir de bii aleatoriu, folosind graful de tranziii. 4. S se proiecteze un numrtor modulo 5, ca automat asincron de tip Mealy. 5. S se sintetizeze un automat sincron care controleaz nivelul apei dintr-un recipient. Recipientul este prevzut cu doi senzori de nivel. Dac nivelul apei scade sub primul senzor, se pune n funciune o pomp de alimentare; dac nivelul apei continu s scad i ajunge sub al doilea senzor se pune n funciune o a doua pomp; pompele rmn n funciune pn ce nivelul apei depete primul senzor.