Documente Academic
Documente Profesional
Documente Cultură
A&mP 06
-5-
Automate elementare
1 2 3 4 5 6 7 0
CK
„1” t
Clock
CK Q
T
Q0
Q t
0 1 0 1 0 1 0 1 0 1
CK Q
Q1
T Q 0 0 1 1 0 0 1 1 0 0 t
CK Q Q2
T 0 0 0 0 1 1 1 1 0 0 t
Q
a) b)
Figura 6.10
Am văzut în exemplul 6.1 că dacă intrarea T este pusă la 1 logic atunci pe ieşiri se obţin
două semnale numerice în antifază a căror frecvenţă este egală cu frecvenţa ceasului
împărţită la doi. Bistabilul T vom spune că e un numărător modulo 2. Dacă semnalul de pe
ieşirea Q a acestuia este conectat în continuare pe intrarea de ceas a unui al doilea bistabil
T, atunci pe ieşirea acestuia se va obţine de asemenea un semnal numeric cu frecvenţa
divizată cu doi faţă de cel de la intrare. Împreună cei doi bistabili T vor forma un numărător
modulo 4. Procesul poate continua daca mai departe vom conecta un al treilea bistabil T ca
în figura 6.10a. În acest ultim caz se obţine un numărător direct modulo 8. Formele de undă
corespunzătoare funcţionării acestui numărător sunt prezentate în figura 6.10b. Structura se
poate generaliza pentru n bistabili T conectaţi astfel, rezultatul fiind un numărător modulo 2 n.
Astfel de numărătoare au bistabilii T nesincronizaţi, bistabili nu comută în acelaşi
timp. Fiecare bistabil T adugă o întârziere care se propagă de la unul la altul. Din acest motiv
circuitele de numărare de acest fel se numesc numărătoare asincrone. Un număr mare de
bistabili T la un numărător asincron poate creea probleme din cauza timpilor de întârziere
cumulaţi. Perioada impulsurilor de ceas va trebui astfel aleasă încât, între două fronturi
active, să se poată stabiliza configuraţia binară de la ieşiri şi să rămână stabilă un interval
de timp suficient pentru comanda altor circuite.
Un circuit asincron cu numărare inversă se poate obţine păstrând aceiaşi structură
dar considerând ieşirile negate, Q , ca ieşiri ale numărătorului.
-2-
Automate si microprogramare – note de curs 06 Eugenie Posdărăscu
Up
Clock
CK T CK T CK T CK T
Q Q Q Q Q Q Q Q
Q3 Q2 Q1 Q0
Figura 6.11
Tk = Qk −1 Qk −2 Q0 U P , cu T0 = U P (6.4)
Up
Clock
CK T CK T CK T CK T
Q Q Q Q Q Q Q Q
Q3 Q2 Q1 Q0
Figura 6.12
-5-
Automate elementare
CK T CK T CK T CK T
Q Q Q Q Q Q Q Q
Mod
numărare
D0 D1 D0 D1 D0 D1 D0 D1
s MUX s MUX s MUX s MUX
O O O O
Q3 Q2 Q1 Q0
Figura 6.13
Implementarea unui numărător asincron reversibil de tip up-down, care să aibă
posibilitatea să numere şi înăinte, şi înapoi, va impune utilizarea unor multiplexoare de tip
MUX 2x1. O primă soluţie presupune utilizarea la ieşirile fiecărui bistabil a unui MUX 2x1, astfel
că ieşirile numărătorului vor fi date de ieşirile multiplexoarelor (figura 6.13). În acest caz pe
intrarea de selecţie a multiplexoarelor se alege modul de numărare (1 pentru numărarea
directă şi 0 pentru numărarea inversă).
-4-
Automate si microprogramare – note de curs 06 Eugenie Posdărăscu
O soluţie mai bună pentru implementarea unui numărător asincron reversibil care
reduce numărul de multiplexoare constă în utilizarea celei de-a doua soluţii pentru
numărarea inversă (figura 6.14). Ieşirile multiplexorului sunt conectate pe intrările de ceas
iar ieşirile nenegate ale bistabililor rămân ca ieşiri ale numărătorului indiferent de modul de
numărare selectat.
Clock Enable
count
CK T CK T CK T CK T
Q Q Q Q Q Q Q Q
Mod D0 D1 D0 D1 D0 D1
numărare
s MUX s MUX s MUX
O O O
Q3 Q2 Q1 Q0
Figura 6.14
Enable count
Depăşire
Clock
CK T CK T CK T CK T
Q Q Q Q Q Q Q Q
D0 D1 D0 D1 D0 D1 D0 D1
s MUX s MUX s MUX s MUX
O O O O
Mod
Numărare Q3 Q2 Q1 Q0
U/D
Figura 6.15
În figura 6.15 este prezentată structura unui numărător sincron reversibil. Numărarea
directă este obţinută pentru U/D = 1 iar cea inversă pentru U/D = 0. Ieşirile numărătorului sunt
aceleaşi cu ieşirile celulelor de memorie care sunt sincronizate cu semnalul de ceas pe
intrările CK. Numărătorul e prevăzut cu o ieşire de depăşire (OVFL = 1) care semnalizează
atunci când s-a încheiat un ciclu de numărare.
-5-
Automate elementare
Extinderea numărătoarelor
În figura 6.16 este implementat un numărător de 8 biţi pornind de la circuite reversibile
de numărare de 4 biţi. Pentru o numărare directă, circuitul porneşte cu toate ieşirile de la 0.
Primul numărător păstrează starea de inactivitate atâta timp cât nu primeşte un impuls de 1
logic pe intrarea de activare COUNT, deci COUNT = OVFL = 1. Acest lucru se întâmplă
atunci când toate ieşirile primului numărător sunt în 1 logic, după care la tactul următor de
ceas, OVFL = 0, ieşirile primului numărător trec toate în 0 şi Q4 = 1.
Clock
Mod
numărare
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
Figura 6.16
CK I3 I2 I1 I0
LD
CARRY
Numărător U/D
presetabil
COUNT
BORROW
CLR
Q3 Q2 Q1 Q0
Figura 6.17
-6-