Circuite secventiale

Elementele funcţionale se împart în două grupe mari: combinaţionale şi secvenţiale. Se numeşte

circuit logic secvenţial circuitul funcţia de ieşire a caruia depinde se starea intrarilor la momentul
de timp t prezent şi de monentul de timp precedent t-1. Adică sunt circuite de memorie. Cele mai
simple CLS sunt bistebilele.
Automatele elementare. Bistabile RS, D, T, JK.
Bistabile sunt circuite logice secvenţiale care se caracterizează prin faptul că au două stări
distincte stabile şi se folosesc pentru memorarea unui bit de informaţie. Una din aceste stări
stabile se numeşte starea „0” şi cea laltă „1”. În calculatoarele numerice se folosesc diferite tipuri
de bistabile, cele mai folosite sunt RS. S – set R – reset.
Să definim stările distincte a bistabilului:
- La intrarea bistabilului trebuie sa fie aşa o stare care păstrează starea precedentă
(memorează),
- Trebuie să fie o combinaţie a variabilelor la intrare (S=1 şi R=0) pentru care bistabilul se
instalează în 1.
- Trebuie să fie o combinaţie a variabilelor la intrare (S=0 şi R=1) pentru care bistabilul se
instalează în 0.
Rt St Qt Qt+1
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
Rt St
1 0 0 0
Qt 00 01 11 10
1 0 1 0
1 1 0 X 0 1 X
1 1 1 X 1 1 1 X

Qt 1  S t  Rt Qt  S t  Rt  Qt SAU – NU

Rt 1
Qt
1 Qt+1
St
T Q
S
Q
R

Luând în consideraţie că intrarea Qt (negată ) şi ieşirea Qt+1 fizic este una şi aceiaşi intrare
schema va arăta în felul următor:
Rt 1 Qt

1 Qt
St
T – indică că comutarea bistabilului se face întrun singur tact.
În baza de elemente ŞI – NU Schemele for fi următoere:
Qt 1  S t * Rt Qt

Rt & Qt
T Q
S
Q
R
& Qt
St

În calculatoarele numerice nu este convenabil de a folosi bistabile asincrone deoarece aceasta

duce la pierderea informaţiei, acest neajuns se înlătură în felul următor. Introducem o intrare de
sinsronizare C: dacă C=0 bistabilul nu î – şi va schimba starea indiferent ce va fi la intrarile lui.
Dacă C=1 bistabilul se schimbă în dependenţă de intrari. Schema va fi următoarea:

Rt &
& Qt
T Q
S
C C Q
R
& Qt
&
St

Pe durata semnalului de sincronizare C=1 starea bistabilului se schimbă în momente arbitrare.

Problema sincronizării se rezolvă integral prin utilizarea circuitelor bistabile cu două trepte. Care
include 2 bistabile sincrone RS cu o singură treaptă şi o poartă logică NU. Numărul de trepte este
indicat în notaţia grafică a bistabilului prin litere TT(din simbolul grafic). Ca şi în cazul
bistabilului cu o singură treaptă, cînd C=0, semnalele R şi S nu influenţează starea bistabilului.
Dacă C devine 1, semnalele de intrare vor influenţa numai starea primului bistabil, numit
master. Intrările bistabilului al doilea, numit slave, sunt blocate de semnalul „0” de la ieşire
porţii NU. Cînd C trece din 1 în 0, se blochează intrările bistabilului master şi se deblochează
intrările bistabilului slave. Informaţia din bistabilul master se copie în bistabilul slave. Prin
urmare bistabilul sincron master – slave îşi schimbă starea în momente exacte de timp la trecerea
semnalului de sincronizare din stare 1 în 0. Schema unui asemenea bistabil este următoarea:

Rt &
&
& Q
& Qt TT
C S
C Q
&
&
& Qt
R
St &

&

Bistabilul D
Reprezintă un scircuit secvenţial cu o singură intrare informaţională şi se obţine din bistabilul RS
sincron conform schemei.
D TT Q T Q
S D
C Q Q
& R C
Se caracterizează prin faptul că are loc instalarea în dependenţă de combinaţia de la intrare cu o
reţinere care depinde doar de timpul de trecere a bistabilului dintro stare în alta, regimul de
păstrare a informaţiei într –un asemenea bistabil este cînd la intrarea de sincronizare C este 0.
Bistabilul D memorează cifra binară aplicată la intrarea D.
D Qt Qt+1
0 0 0
0 1 0
1 0 1
1 1 1

Bistabilul T
Se caracterizează prin acea că orice impuls care se aplică la intrarea C inversează starea lui.

TT Q TT Q
S T
C Q Q
R C

Bistabilul JK.
& TT Q
J
J Q
TT C Q
S
C K
C Q
K & R

Tabelul de adevăr:
J K Qt+1
0 0 Qt
0 1 0
1 0 1
1 1 Qt