Lucrarea nr.

Circuite basculante bistabile tip Delay şi Toggle

1. Scopul lucrării
Scopul acestei lucrări este studiul circuitelor basculante bistabile tip D şi T realizate cu ajutorul
porţilor logice.

2. Prezentare teoretică
2.1. Circuit basculant bistabil de tip Delay (D)
Dacă în componenţa unei celule binare sincrone de tip SR sau JK se introduce un inversor între
intrările de date, se obţine un circuit basculant bistabil de tip Delay. Circuitul prezintă caracteristica
principală că pe toată durata tactului (TK=1), ieşirea copiază intrarea. În momentul dispariţiei impulsului
de tact (trecere 1→0), porţile de intrare se închid şi bistabilul menţine la ieşirea sa starea din momentul
dispariţiei impulsului de tact. În figura 7.1 sunt prezentate schema unui astfel de bistabil, precum şi
tabelul de adevăr.
D

D S Q t
Tk
Tk Tk T0H
T0L t
R Q
Q

Fig. 8.1. CBB-D sincron: schema cu porţi logice şi diagrama de timp.

2.2. Circuit basculant bistabil de tip Toggle (T)

T J Q Tn Qn Qn+1
Tk Tk
0 0 0
k Q 0 1 1
1 0 1
1 1 0

Fig. 8.2. Circuit basculant bistabil de tip T, schema şi tabelul de adevăr.

CBB-T se obţine dintr-un bistabil JK cu intrările conectate împreună. La fiecare impuls de tact
ieşirea comută dintr-o stare în alta. Un astfel de circuit se mai numeşte şi divizor de frecvenţă, deoarece
frecvenţa de comutaţie la ieşirea bistabilului este de două ori mai mică decât cea aplicată la intrare.
 Se observă din tabel că la orice comutare a tactului Tn, la ieşirea Qn+1 se schimbă faţă de Qn.
Funcţionarea bistabilului de tip T este descrisă şi de ecuaţia :
Q n +1 = T n ⋅ Q n + Tn ⋅ Q n

3. Desfăşurarea lucrării
a) Se identifică schema pe cablajul imprimat.
b) Se alimentează şi se măsoară tensiunile corespunzătoare la pinii C.I.
c) Se realizează montajul unui circuit bistabil JK şi JK-MS şi se verifică tabelul de adevăr.
d) Se realizează montajul JK şi JK-MS şi se verifică tabelul de adevăr.
e) Se aduce la intrare un semnal dreptunghiular de nivel TTL şi se urmăreşte fenomenul de tranziţie pe
porţi (timpii de comutaţie din stările “1” -> “0” şi “0” -> “1”). Se creşte frecvenţa de intrare până la
frecvenţa de ieşire şi se constată comportarea C.I.
f) Se simulează funcţionarea circuitelor JK (fig.8.3) şi JK-MS (fig.8.4) utilizând programul Multisim.

Nivelele logice aplicate porţilor CBB se obţin prin alimentarea acestora la o tensiune continuă
de 5V, respectiv la masă. Se verifică tabelul de adevăr din figura 8.1 prin intermediul circuitelor de
afişare cu LED-uri.