nvmntul profesional i tehnic n domeniul TIC

Proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013
Beneficiar Centrul Naional de Dezvoltare a nvmntului Profesional i Tehnic
str. Spiru Haret nr. 10-12, sector 1, Bucureti-010176, tel. 021-3111162, fax. 021-3125498, vet@tvet.ro

Circuite electronice digitale

Material de predare partea I

Domeniul: Electronic i automatizri

Calificarea: Electronist reele de telecomunicaii
Nivel 2

2009

AUTOR:
POP LIVIA profesor, gradul didactic I, Colegiul Tehnic George Bariiu
Baia Mare

COORDONATOR:
REMUS CAZACU - Profesor, gradul didactic I, Colegiul Tehnic de
Comunicaii N.V. Karpen Bacu

CONSULTAN:
IOANA CRSTEA expert CNDIPT
ZOICA VLDU expert CNDIPT
ANGELA POPESCU expert CNDIPT
DANA STROIE expert CNDIPT

Acest material a fost elaborat n cadrul proiectului nvmntul profesional i tehnic

n domeniul TIC, proiect cofinanat din Fondul Social European n cadrul POS DRU
2007-2013
2

I. Introducere
Materialele de predare reprezint o resurs suport pentru activitatea de predare,
instrumente auxiliare care includ un mesaj sau o informaie didactic.
Prezentul material de predare, se adreseaz cadrelor didactice care predau la clasa a
XI-a, an de completare, domeniul Electronic i automatizri, calificarea Electronist
reele de telecomunicaiil.
El a fost elaborat pentru modulul Circuite electronice digitale, ce se desfoar n 145
de ore/an, din care:
-Laborator tehnologic 58 de ore
-Instruire practic 58 de ore
Competene/rezultat
e ale nvrii
Identific circuite
integrate logice

Teme
Tema 3: Pori logice

Tema 4: Codificatoare.
Decodificatoare
Tema 5: Multiplexoare.
Demultiplexoare
Tema 6: Comparatoare
Implementeaz funcii
binare simple cu
circuite integrate
logice

Tema 1: Sisteme de numeraie.

Coduri numerice
Tema 2: Elemente de algebr
Boolean

Tema 3: Pori logice

Fie suport
Fia 3.1 Tipuri de pori
logice
Fia 3.3 Familii de circuite
logice integrate
Fia 3.4 Parametrii
circuitelor logice. Date de
catalog
Fia 3.5 Aplicaii cu pori
logice
Fia 4.1 Codificatoare
Fia 4.2 Decodificatoare
Fia 5.1 Demultiplexoare
Fia 5.2 Multiplexoare
Fia 6.1 Comparatoare
digitale
Fia 1.1 Sisteme de
numeraie
Fia 1.2 Coduri numerice
Fia 2.1 Proprietile
algebrei booleene
Fia 2.2 Funcii logice
Fia 2.3 Minimizarea
funciilor logice
Fia 3.1 Tipuri de pori
logice
Fia 3.2 Sinteza circuitelor
logice cu pori logice
Fia 3.5 Aplicaii cu pori

Competene/rezultat
e ale nvrii
Interconecteaz
circuite integrate
logice n montaje

Tema 3: Pori logice

Tema 4: Codificatoare.
Decodificatoare
Tema 5: Multiplexoare.
Demultiplexoare
Verific funcionarea
montajelor

Fie suport

Teme

Tema 3: Pori logice

Tema 4: Codificatoare.
Decodificatoare
Tema 5: Multiplexoare.
Demultiplexoare
Tema 6: Comparatoare

logice
Fia 3.1 Tipuri de pori
logice
Fia 3.2 Sinteza circuitelor
logice cu pori logice
Fia 3.3 Familii de circuite
logice integrate
Fia 3.4 Parametrii
circuitelor logice. Date de
catalog
Fia 3.5 Aplicaii cu pori
logice
Fia 4.2 Decodificatoare
Fia 5.1 Demultiplexoare
Fia 5.2 Multiplexoare
Fia 3.1 Tipuri de pori
logice
Fia 3.2 Sinteza circuitelor
logice cu pori logice
Fia 3.4 Parametrii
circuitelor logice. Date de
catalog
Fia 4.1 Codificatoare
Fia 4.2 Decodificatoare
Fia 5.1 Demultiplexoare
Fia 5.2 Multiplexoare
Fia 6.1 Comparatoare
digitale

Absolvenii nivelului 2, an de completare, calificarea

Electronist reele de

telecomunicaii, vor dobndi abilitai i cunotine care le vor permite s continue

pregtirea la nivelul 3.

II. Documente necesare pentru activitatea de predare

Pentru predarea coninuturilor abordate n cadrul materialului de predare cadrul didactic
are obligaia de a studia urmtoarele documente:

Standardul de Pregtire Profesional pentru calificarea Electronist reele de

telecomunicaii, nivelul 2 www.tvet.ro, seciunea SPP sau www.edu.ro,
seciunea nvmnt preuniversitar

Curriculum pentru calificarea Electronist reele de telecomunicaii, nivelul 2

www.tvet.ro, seciunea Curriculum sau www.edu.ro, seciunea nvmnt
preuniversitar

Cuprins
I. Introducere...................................................................................................................................3
II. Documente necesare pentru activitatea de predare.....................................................................5
TEMA 1 SISTEME DE NUMERAIE. CODURI NUMERICE .................................................7
FIA 1.1 SISTEME DE NUMERAIE....................................................................................7
FIA 1.2 CODURI NUMERICE.............................................................................................11
TEMA 2 ELEMENTE DE ALGEBR BOOLEAN..................................................................14
FIA 2.1 PROPRIETILE ALGEBREI BOOLEENE......................................................14
FIA 2.2 FUNCII LOGICE..................................................................................................18
FIA 2.3 MINIMIZAREA FUNCIILOR LOGICE..............................................................23
TEMA 3 PORI LOGICE.............................................................................................................26
FIA 3.1 TIPURI DE PORI LOGICE..................................................................................26
FIA 3.2 SINTEZA CIRCUITELOR LOGICE CU PORI LOGICE.................................31
FIA 3.3 FAMILII DE CIRCUITE LOGICE INTEGRATE..................................................34
FIA 3.4 PARAMETRII CIRCUITELOR LOGICE. DATE DE CATALOG.......................38
FIA 3.5 APLICAII CU PORI LOGICE............................................................................43
Fia rezumat...................................................................................................................................46

TEMA 1 SISTEME DE NUMERAIE. CODURI NUMERICE

FIA 1.1 SISTEME DE NUMERAIE
Sistemul de numeraie reprezint ansamblul regulilor folosite pentru scrierea
numerelor cu ajutorul unor simboluri (cifre, litere).

Baza sistemului de numeraie (B) reprezint numrul de simboluri folosite

pentru scrierea numerelor n sistemul de numeraie respectiv.

ntr-un sistem de numeraie cu baza B, un numr se reprezint printr-un set de n

simboluri, cu valori cuprinse ntre 0 i B -1.
n = { 0, 1, 2, , B-1}
Aportul unui simbol n stabilirea valorii numrului depinde nu numai de valoarea lui, ct
i de poziia pe care o ocup n scrierea numrului.

Reprezentarea unui numr de n cifre (simboluri) ntr-o baz dat const n scrierea
n linie a celor n simboluri, care sunt asociate puterilor bazei.

Sistemul zecimal este sistemul de numeraie cu baza B = 10.

Pentru reprezentarea numerelor n sistem zecimal se folosesc zece cifre: 0, 1, 2, 3, 4, 5,
6, 7, 8, 9.
Exemplu de numr reprezentat n sistem zecimal:
159810 =1*103 + 5*102 + 9*101 + 8*100

Sistemul binar este sistemul de numeraie cu baza B = 2.

Informaia este reprezentat prin dou simboluri, 0 i 1, care se numesc bii.
Exemplu de numr reprezentat n sistem binar:

1010 2 = 1* 23 + 0*22 + 1*21 +0*20

Multiplii bit-ului, ca unitate de msur a informaiei binare:

1k bit = 210 (1024) bii; 1M bit = 220 bii; 1G bit = 230 bii.

Termeni folosii:
Cel mai semnificativ bit (MSB- Most Significant Bit), pentru bitul asociat celei mai
mari puteri a lui 2 din reprezentarea binar a numrului
Cel mai puin semnificativ bit (LSB- Least Significant Bit), pentru bitul asociat
celei mai mici puteri a lui 2 din reprezentarea binar a numrului

Sistemul hexazecimal este sistemul de numeraie cu baza B = 16.

Cele 16 simboluri sunt zece cifre i ase litere:
{0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F}.
Semnificaia literelor: A = 10; B = 11; C = 12; D = 13; E = 14; F = 15.
Exemplu de numr reprezentat n sistem hexazecimal:
4BD(16) = 4*162 + 11*161 + 13 *160

Conversia zecimal-binar se realizeaz prin mprirea succesiv a numrului

zecimal la 2 pn cnd se obine ctul 1. Ultimul ct, urmat de resturile mpririlor
efectuate, citite de la ultimul rest spre primul, formeaz numrul exprimat n sistemul
binar.
Exemplu:

30 : 2 = 15
15 : 2 = 7
7:2= 3
3:2= 1
1

0
1
1
1
1

Cel mai semnificativ bit (MSB)

8

3010 = 111102

Conversia binar- zecimal se realizeaz efectund suma produselor dintre

puterile lui 2 i biii din reprezentarea binar a numrului.
Exemplu:
11102 = 1* 23 + 1*22 + 1*21 +0*20 = 1410

Sugestii metodologice
Unde?
n sala de clas
n laborator (Sistem Educaional Informatizat)
Cum?
Tipul leciilor (activitilor)
Comunicare de noi cunotine
Formare de priceperi i deprinderi (lucrare de laborator)
Recomandare pentru lucrarea de laborator:
Exerciii de reprezentare a numerelor n sistemele de numeraie binar i
hexazecimal. Conversia dintr-un sistem de numeraie n altul
Metode didactice:
Expunerea
Exemplu: descrierea caracteristicilor sistemelor de numeraie
Conversaia euristic
Exemplu: reprezentarea numerelor n sistemele de numeraie poziionale
Algoritmizarea
9

Exemplu: conversia numerelor din binar n zecimal, din zecimal n binar

Exerciiul
Exemplu: exerciii de scriere a numerelor n binar i hexazecimal i exerciii de
conversie binar-zecimal, zecimal-binar
Studiul asistat de calculator conectat la Internet (opional)
Exemplu: alte sisteme de numeraie folosite n electronica digital (sistemul octal)
Modul de lucru cu elevii:
Frontal, n echip sau individual, dup caz
Cu ce?
Tabl
Fie de lucru
Set de exerciii
Calculator conectat la Internet (opional)
Soft educaional (dac exist)
Evaluare
Probe scrise i orale

10

TEMA 1 SISTEME DE NUMERAIE. CODURI NUMERICE

FIA 1.2 CODURI NUMERICE

Codificarea reprezint transpunerea informaiei din forma ei primar ntr-o form

accesibil calculatorului.
Numerele reprezentate ntr-un anumit sistem de numeraie cum ar fi sistemul zecimal,
binar sau hexazecimal, pot fi codificate prin intermediul cuvintelor binare, rezultnd
astfel coduri binare, zecimal-binare, hexazecimal- binare.
Codurile numerice folosite n mod curent pentru reprezentarea cifrelor zecimale sunt
coduri ponderate i coduri neponderate.

Coduri ponderate
ntr-un cod ponderat fiecare cifr a numrului zecimal este reprezentat printr-un cod
binar cu patru bii, crora li se asociaz ponderi.
Cele mai uzuale ponderi sunt: 8-4-2-1. Exist ns i alte ponderi, ca de exemplu 2-4-21, sau 422-1.
Codul 8-4-2-1, la care suma ponderilor este 15 se numete cod binar-zecimal sau
cod BCD (Binary Coded Decimal).
Exemplu de reprezentare a unui numr zecimal n BCD:
127910 = 0001001001111001

Coduri neponderate
Codurile neponderate se caracterizeaz prin faptul c biilor nu li se mai asociaz
ponderi.
n scrierea numerelor se introduc restricii care difer de la un cod la altul i permit
verificarea corectitudinii de reprezentare.

11

Cel mai utilizat cod neponderat este codul binar reflectat sau codul Gray, n care dou
cifre alturate au reprezentri binare ce difer printr-un singur bit. Fa de codul binar
acest cod are avantajul c, pentru dou cifre succesive se schimb numai un bit, ceea
ce elimin eventualele configuraii parazite care apar n codul binar.

Sugestii metodologice
Unde?
n sala de clas
n laborator (Sistem Educaional Informatizat)
Cum?
Tipul leciilor (activitilor)
Comunicare de noi cunotine
Formare de priceperi i deprinderi (lucrare de laborator)
Recomandare pentru lucrarea de laborator:
Reprezentarea primelor 16 numere zecimale (015) n cod binar, zecimal-binar
(BCD) i cod Gray
Metode didactice:
Expunerea
Exemplu: descrierea codurilor ponderate i neponderate
Conversaia euristic
Exemplu: reprezentarea numerelor ntr-un cod numeric ponderat i neponderat
Exerciiul
Exemplu: reprezentarea n BCD a numerelor zecimale
Modul de lucru cu elevii:

12

Frontal, n echip sau individual, dup caz

Cu ce?
Tabl
Fie de lucru
Set de exerciii
Calculator
Soft educaional
Evaluare
Probe scrise i orale

13

TEMA 2 ELEMENTE DE ALGEBR BOOLEAN

FIA 2.1 PROPRIETILE ALGEBREI BOOLEENE
n algebra boolean se definesc dou operaii: suma logic (SAU) i produsul logic (I),
pentru care se folosesc simbolurile + , respectiv * .

Proprietile operaiilor din algebra boolean

Comutativitatea
x+y=y+x
x*y =y*x
Asociativitatea
(x+y)+z=x+(y+z)
(x*y)*z=x*(y*z)
Distributivitatea
x * (y + z) = x * y + x * z
x + (y * z) = (x + y) * (x + z)

Algebra boolean conine numai dou elemente: 0 i 1, care sunt i elementele

neutre ale acestor operaii.

Pentru fiecare element x din algebr exist un element invers,

, astfel nct :

x + x = 1, principiul terului exclus

x * x = 0, principiul contradiciei
Operaiile algebrei booleene i elementul invers au corespondent n electronic.

14

Tab.1 Denumirile i notaiile folosite n electronic pentru operaiile din algebra

booleean i pentru elementul invers
Algebra boolean
Suma logic
x+y
Produsul logic
x*y
Elementul invers
x

Electronic
SAU
x y
I
x y
NU
x

Algebra boolean este guvernat de un set de legi, principii i teoreme care constituie
reguli de calcul n prelucrarea expresiilor logice. Pentru majoritatea acestora se aplic
principiul dualitii, conform cruia simbolurile * (I ) se schimb cu simboluri +
(SAU) i invers, iar unitile se schimb cu zerouri i invers.

Reguli de calcul n algebra boolean

Principiul dublei negaii
xx

(Dubla negaie conduce la o afirmaie.)

Legile de idempoten
x + x + + x = x
x * x * ... * x = x
Legile de absorbie
x *(x+y)=x
x +x*y=x
Legile lui 1 i 0
x +0=x

x +1=1

x *0=0

x *1=x

15

 Teoremele lui De Morgan

x*y

xy

x y= x*y

Sugestii metodologice
Unde?
n sala de clas
n laborator (Sistem Educaional Informatizat)
Cum?
Tipul leciilor (activitilor)
Comunicare de noi cunotine
Formare de priceperi i deprinderi (lucrare de laborator)
Recomandare pentru lucrri de laborator:
Exerciii de simplificare a expresiilor logice cu ajutorul regulilor de calcul din algebra
boolean.
Folosirea proprietilor algebrei booleene n aplicaii (demonstraii, identiti,
prelucrarea expresiilor logice).
Metode didactice
Expunerea
Exemplu: definirea algebrei booleene
Conversaia euristic
Exemplu: descrierea proprietilor algebrei booleene
Exerciiul
Exemplu: exerciii de aplicare a regulilor de calcul din algebra boolean
16

Modul de lucru cu elevii

Frontal, n echip sau individual, dup caz
Cu ce?
Tabl
Fie de lucru
Set de exerciii
Evaluare
Probe scrise i orale

17

TEMA 2 ELEMENTE DE ALGEBR BOOLEAN

FIA 2.2 FUNCII LOGICE

O funcie logic (boolean) este o funcie de n variabile cu proprietatea c att

variabilele ei ct i funcia nu pot lua dect valorile 0 sau 1.
Domeniul de definiie al unei funcii logice de n variabile cuprinde 2n puncte,
corespunztoare tuturor combinaiilor distincte posibile care se pot realiza cu valorile
variabilelor sale, care pot fi 0 sau 1.
Domeniul n care funcia ia valori este reprezentat de mulimea {0,1}.

n expresia funciei logice apar suma logic, produsul logic i operaia de inversare,
care transform starea (valoarea) funciei sau a variabilei n complementul su.
Tabelul 1. Funcii logice elementare
Nr.
crt.
1.
2.
3.
4.

Denumirea funciei
logice
I (AND)
SAU (OR)
NU (NOT)
I NU (NAND)

5. SAU NU(NOR)
6. SAU EXCLUSIV (XOR)
7. SAU EXCLUSIV
NEGAT(NXOR)

Operaia realizat
Produs logic
Sum logic
Inversare
Inversarea produsului
logic
Inversarea sumei logice
Sum modulo 2
Inversarea sumei
modulo 2

Forme de exprimare a funciilor logice

Tabelul de adevr
Forma canonic
Diagrama Veitch-Karnaugh

18

Expresia funciei
logice
Y = A* B
Y = A+ B
Y= A
Y = A*B
Y= AB
Y= AB
Y= AB

Tabelul de adevr stabilete corespondena dintre valoarea funciei i valorile

variabilelor sale.
Exemple:
Tabelul de adevr pentru funcia SAU
A
0
0
1
1

B
0
1
0
1

A+B
0
1
1
1

B
0
1
0
1

A*B
0
0
0
1

Tabelul de adevr pentru funcia I

A
0
0
1
1

Forma canonic este o reprezentare analitic a funciei logice care permite o

examinare uoar a acesteia.

Tipuri de forme canonice

forma canonic normal disjunctiv, (f.c.n.d.), n care funcia se scrie ca sum
de termeni de tip produs
forma canonic normal conjunctiv, (f.c.n.c.), n care funcia se scrie ca un
produs de termeni de tip sum

n form canonic normal disjunctiv expresia funciei conine termenii pentru care
valoarea funciei este 1, iar n form canonic normal conjunctiv apar termenii pentru
care valoarea funciei este 0.

19

Diagrama Veitch-Karnaugh este o reprezentare grafic a tuturor combinaiilor

distincte posibile ntre variabilele funciei. Ea poate fi privit ca reprezentarea grafic a
formei canonice cu termeni minimali (f.c.n.d.).

Fiecare termen minimal este reprezentat printr-o celul, celulele fiind aezate astfel
nct dou celule alturate s reprezinte termeni minimali ce difer prin valoarea unei
singure variabile.

AB
A
1

A
0
B
0 0
B1 1
a.

AB
C

A
00 01 11 10

0 0

C1 1

A
00 01 11 10

CD
00 0

12

01 1

13

C 11 3
10 2

15 11

14 10

B
b.

B
c.

Fig. 1 Ordinea termenilor minimali n diagrama Veitch-Karnaugh pentru funcii

a. de dou variabile ; b. de trei variabile ; c. de patru variabile
Termenul minimal reprezentat ntr-o celul este determinat de valorile binare alocate
variabilelor n celula respectiv, citite n urmtoarea ordine: mai nti valorile variabilelor
scrise deasupra liniei diagonale (corespunztoare celor mai mari puteri ale lui 2) i apoi
valorile variabilelor scrise sub linie (corespunztoare celor mai mici puteri ale lui 2).
Diagrama se construiete introducnd un 1 n celulele care reprezint termenii din
forma canonic normal disjunctiv a funciei i un 0 n restul celulelor.
Exemplu
A
00 01 11 10
C
0
1 1
0 1
AB

C1 1

B
Fig. 2 Diagrama Veitch-Karnaugh asociat funciei f = P0 + P1 + P4 + P6 + P7
20

Sugestii metodologice
Unde?
n sala de clas
n laborator (Sistem Educaional Informatizat)
Cum?
Tipul leciilor (activitilor)
Comunicare de noi cunotine
Formare de priceperi i deprinderi (lucrare de laborator)
Recomandare pentru lucrri de laborator:
Reprezentarea unor funcii logice de 3 i 4 variabile n tabel de adevr, form
canonic i diagram Veitch-Karnaugh
Trecerea unei funcii logice dintr-o form de reprezentare n alta.
Metode didactice
Expunerea
Exemplu: definirea funciei logice
Conversaia euristic
Exemplu: reprezentarea funciilor logice n form canonic
Exerciiul
Exemplu: exerciii de trecere a unei funcii logice dintr-o form de reprezentare n
alta
Deducia logic
Exemplu: caracterizarea funciilor logice elementare pornind de la reprezentarea lor
n tabel de adevr
Modul de lucru cu elevii
Frontal, n echip sau individual, dup caz
21

Cu ce?
Tabl
Fie de lucru
Set de exerciii
Soft educaional (dac exist)
Evaluare
Probe scrise i orale

22

TEMA 2 ELEMENTE DE ALGEBR BOOLEAN

FIA 2.3 MINIMIZAREA FUNCIILOR LOGICE

Minimizarea este procedeul de obinere a formei elementare (minime,

simplificate) pentru o funcie logic dat n form neelementar.
Ea este obligatorie n realizarea funciilor logice cu anumite tipuri de circuite, deoarece
ntre gradul de complexitate al funciei i cel al circuitului care o descrie exist o strns
legtur.

Minimizarea se poate realiza prin :

metoda analitic;
metoda diagramelor Veitch Karnaugh.
Minimizarea prin metoda analitic presupune aplicarea regulilor de calcul din algebra
boolean, operaie destul de dificil mai ales pentru funcii de trei i patru variabile.
Minimizarea prin metoda diagramelor Veitch Karnaugh se bazeaz pe aplicarea
regulilor de calcul ale algebrei logice (distributivitatea i terul exclus) pe reprezentarea
funciei n diagrama Veitch Karnaugh.

01

A
11 10

0 0

C 1 0

AB
C

00

B
Fig. 3 Gruparea termenilor minimali pentru o funcie de trei variabile
Termenii minimali din dou celule alturate sunt identici cu excepia unei singure
variabile,

care

ntr-o

celul

apare

complementat,

iar

celula

alturat,

necomplementat. Dac termenilor minimali din dou celule vecine li se aplic

proprietatea de distributivitate i principiul terului exclus, se elimin variabila care i
schimb valoarea. Pe diagrama Karnaugh acest lucru nseamn c se scriu variabilele
comune celor dou celule nvecinate.
23

Gruparea celulelor care conin constituenii unitii P 2 i P3 conduce la expresia AB ,

iar gruparea celulelor vecine care conin constituenii unitii P 4 i P6 conduce la
expresia

AC

Forma minimizat a funciei rezult prin scrierea sumei logice a celor dou expresii :
F = AB + A C

Dac grupul de dou celule vecine este vecin la rndul su cu un alt grup de dou
celule vecine, acestea se pot uni ntr-un grup de patru celule vecine, astfel nct sunt
eliminate dou variabile.

Sugestii metodologice
Unde?
n sala de clas
n laborator (Sistem Educaional Informatizat)
Cum?
Tipul leciilor (activitilor)
Comunicare de noi cunotine
Formare de priceperi i deprinderi (lucrare de laborator)
Recomandare pentru lucrri de laborator:
Exerciii de obinere a formei elementare pentrufuncii logice de 3 i 4 variabile prin
metoda analitic.
Exerciii de obinere a formei elementare pentru funcii logice de 3 i 4 variabile prin
metoda diagramei Veitch-Karnaugh.
Metode didactice
Expunerea
Exemplu: prezentarea metodei diagramei Veitch-Karnaugh
Conversaia euristic
24

Exemplu: formarea grupelor de termeni minimali n vederea minimizrii prin metoda

diagramei Veitch-Karnaugh
Exerciiul
Exemplu: minimizri de funcii cu 3 i 4 variabile prin metoda diagramei VeitchKarnaugh
Deducia logic
Exemplu: identificarea termenilor asociai grupelor n diagrama Veitch-Karnaugh
Modul de lucru cu elevii
Frontal, n echip sau individual, dup caz
Cu ce?
Tabl
Fie de lucru
Set de exerciii
Soft educaional (dac exist)
Evaluare
Probe scrise i orale

25

TEMA 3 PORI LOGICE

FIA 3.1 TIPURI DE PORI LOGICE

Porile logice sunt circuite logice cu ajutorul crora sunt realizate (implementate)
funciile logice de baz.

Tipuri de pori logice

Poarta I (AND)
Este un circuit cu 2, 3 sau 4 intrri, a crui ieire, Y, este n starea logic 1 dac i
numai dac toate intrrile sunt n starea logic 1.

A
B

A
0
0
1
1

Y= A* B

a. Simbolul

B
0
1
0
1

Y=A*B
0
0
0
1

b. Tabelul de adevr
Fig.1 Poarta I

Poarta SAU (OR)

Este un circuit cu 2, 3 sau 4 intrri, a crui ieire, Y, este n starea logic 1 dac cel
puin una din intrri este n starea logic 1.

A
B

A
0
0
1
1

Y = A+B

a. Simbolul

B
0
1
0
1

Y=A+B
0
1
1
1

b. Tabelul de adevr
Fig.2 Poarta SAU
26

 Poarta Nu (Inversorul)
Este un circuit cu o singur intrare, a crui ieire, Y, este complementul (inversul)
intrrii.

Y= A

Y=
A

a. Simbolul

b. Tabelul de

0
1

1
0

adevr

Fig.3 Inversorul
Poarta I NU (NAND)
Este un circuit cu 2, 3, 4 sau 8 intrri, a crui ieire, Y, este n starea logic 0 dac i
numai dac toate intrrile sunt n starea logic 1.
A

Y=
A*B

A
B

0
0
1
1

Y= A* B

a. Simbolul

0
1
0
1

1
1
1
0

b. Tabelul de adevr
Fig.4 Poarta I NU

Poarta SAU NU (NOR)

Este un circuit cu 2, 3, 4 sau 8 intrri, a crui ieire, Y, este n starea logic 0 dac cel
puin una din intrri este n starea logic 1.

A
B

A
0
0
1
1

Y= A+ B

a. Simbolul

B
0
1
0
1

Y= A B
1
0
0
0

b. Tabelul de adevr
Fig. 5 Poarta SAU NU
27

 Poarta SAU EXCLUSIV (XOR)

Este un circuit cu dou intrri, a crui ieire este n starea 1 dac i numai dac numai
una din intrri este n starea 1.

A
B

Y= A + B

a. Simbolul

0
0
1
1

0
1
0
1

Y=
AB
0
1
1
0

b. Tabelul de

adevr
Fig.6 Poarta SAU EXCLUSIV

Sugestii metodologice
Unde?
n sala de clas
n laboratorul de electronic, pentru lucrrile de laborator
n atelierul de practic, pentru aplicaiile practice
Cum?
Tipul leciilor (activitilor)
Comunicare de noi cunotine
Formare de priceperi i deprinderi (lucrri de laborator i aplicaii practice)
Recomandare pentru lucrri de laborator i aplicaii practice
Identificarea circuitelor integrate cu pori logice dup aspect fizic, simbol i marcare
Utilizarea cataloagelor de circuite integrate digitale n scopul identificrii configuraiei
circuitelor integrate cu pori logice
28

Utilizarea circuitelor integrate cu pori logice n montaje

Verificarea funcionrii circuitelor integrate cu pori logice
Identificarea i remedierea defectelor n montajele cu circuite integrate cu pori
logice
Metode didactice
Expunerea
Exemplu: descrierea porilor logice prin simbol i tabel de adevr
Conversaia euristic
Exemplu: identificarea configuraiei circuitelor integrate cu pori logice cu ajutorul
catalogului de circuite integrate digitale
Exerciiul
Exemplu: ilustrarea funcionrii porilor logice prin scheme electrice simple cu
contacte
Lucrare practic
Exemplu: montarea/demontarea circuitelor integrate cu pori logice
Simularea
Exemplu: studiul funcionrii circuitelor integrate cu pori logice
Modul de lucru cu elevii
Frontal, n echip sau individual, dup caz
Cu ce?
Tabl
Fie de lucru
Componente electronice (circuite integrate digitale, rezistoare, comutatoare etc.)
29

 Elemente de conectare (conductoare de legtur i conectori)

Platform de lucru
Catalog de circuite integrate digitale
Soft educaional
Evaluare
Probe scrise, orale i practice

30

TEMA 3 PORI LOGICE

FIA 3.2 SINTEZA CIRCUITELOR LOGICE CU PORI LOGICE
Sinteza unui circuit logic este procesul prin care se ajunge la circuitul
corespunztor unei funcii logice date. Acest circuit poate fi realizat numai cu pori
logice, dar i cu alte circuite logice mai complexe.

Procedeul prin care se realizeaz circuitul corespunztor unei funcii logice date
se numete implementare.

Etapele sintezei un circuit cu pori logice

Descrierea funciei logice (dac nu e dat explicit)
Recomandare: exprimarea n form canonic normal disjunctiv
Minimizarea funciei logice pentru obinerea formei elementare
Recomandare: cu diagramele Veitch-Karnaugh pentru funcii mai complexe ( de trei
i patru variabile), cu regulile algebrei booleene, pentru funcii de dou variabile
Stabilirea variantei optime de implementare (numr minim de circuite
integrate, sau cost minim)
Recomandare: se prefer pori logice de acelai tip, de aceea se rearanjeaz
funcia logic (cu teorema lui De Morgan) fie ca un produs negat (pentru
implementare cu pori I NU), fie ca o sum negat (pentru implementare cu pori
SAU NU)
Desenarea circuitului logic cu pori logice
Realizarea practic a circuitului logic cu pori logice

31

Sugestii metodologice
Unde?
n sala de clas
n laboratorul de electronic, pentru lucrrile de laborator
n atelierul de practic, pentru aplicaiile practice
Cum?
Tipul leciilor (activitilor)
Comunicare de noi cunotine
Formare de priceperi i deprinderi (lucrri de laborator i aplicaii practice)
Recomandare pentru lucrri de laborator i aplicaii practice
Implementarea unei funcii logice cu diverse tipuri de pori. Identificarea variantei
optime de implementarei
Verificarea funcionrii montajelor realizate cu pori logice
Identificarea i remedierea defectelor n montajele cu pori logice
Metode didactice
Expunerea
Exemplu: descrierea etapelor sintezei cu pori logice
Conversaia euristic
Exemplu: identificarea variantei optime de implementare a unei funcii logice
Exerciiul
Exemplu: calculul numrului de circuite integrate digitale necesare implementrii
Lucrare practic
32

Exemplu: organizarea i gestionarea unei magazii de circuite integrate digitale

Modul de lucru cu elevii
Frontal, n echip sau individual, dup caz
Cu ce?
Tabl
Fie de lucru
Componente electronice (circuite integrate digitale, rezistoare, comutatoare etc.)
Elemente de conectare (conductoare de legtur i conectori)
Platform de lucru
Catalog de circuite integrate digitale
Evaluare
Probe scrise, orale i practice

33

TEMA 3 PORI LOGICE

FIA 3.3 FAMILII DE CIRCUITE LOGICE INTEGRATE

Familiile de circuite logice integrate sunt grupuri de circuite cu caracteristici

similare, care folosesc aceleai tensiuni de alimentare, iar condiiile de intrare i de
ieire prin care sunt reprezentate variabilele sunt identice.

Exist dou familii de circuite logice integrate, n funcie de tipul tranzistoarelor

utilizate pentru realizarea funciilor logice :
Familia de circuite logice integrate TTL (Tranzistor-Tranzistor-Logic), cu
tranzistoare bipolare;

Familia de circuite logice integrate MOS (Metal-Oxid-Semiconductor), cu

tranzistoare unipolare de tip MOS.

Circuitele logice TTL sunt adaptabile la toate formele de circuite logice integrate i
asigur un foarte bun raport ntre performane (viteza, puterea consumat) i pre.

n familia TTL poarta fundamental este poarta I NU.

Tab. 1 Exemple de circuite logice integrate TTL cu pori logice
Codul circuitului
integrat
7404
7408
7411
7421
7432
7400
7410
7420
7430
7402
7427
7486

Tipul porilor
NOT
AND
AND
AND
OR
NAND
NAND
NAND
NAND
NOR
NOR
XOR

Numrul intrrilor
ntr-o poart
1
2
3
4
2
2
3
4
8
2
3
2

34

Numrul porilor pe
circuitul integrat
6
4
3
2
4
4
3
2
1
4
3
4

Circuitele logice MOS se pot realiza fie exclusiv cu tranzistoare MOS cu canal p sau
n, fie cu tranzistoare de ambele tipuri, obinndu-se familiile PMOS, NMOS, respectiv
CMOS.

Fa de familia TTL, familia CMOS prezint o serie de avantaje n exploatare: nu

apar probleme termice, curenii de alimentare sunt foarte mici astfel nct nu sunt
necesare precauii speciale legate de lungimea i grosimea traseelor, tensiunile de
alimentare nu au valori restrictive.

n familia CMOS poarta fundamental este INVERSORUL.

Tab. 2 Exemple de circuite logice integrate MOS cu pori logice
Codul circuitului
integrat
MMC 4069
MMC 4081
MMC 4073
MMC 7082
MMC 4071
MMC 4075
MMC 4072
MMC 4011
MMC 4023
MMC 4012
MMC 4068
MMC 4001
MMC 4025
MMC 4002
MMC 4078
MMC 4030

Tipul porilor
NOT
AND
AND
AND
OR
OR
OR
NAND
NAND
NAND
NAND
NOR
NOR
NOR
NOR
XOR

Numrul intrrilor
ntr-o poart
1
2
3
4
2
3
4
2
3
4
8
2
3
4
8
2

35

Numrul porilor pe
circuitul integrat
6
4
3
2
4
3
2
4
3
2
1
4
3
2
1
4

Sugestii metodologice
Unde?
n sala de clas
n laboratorul de electronic, pentru lucrrile de laborator
n atelierul de practic, pentru aplicaiile practice
Cum?
Tipul leciilor (activitilor)
Comunicare de noi cunotine
Formare de priceperi i deprinderi (lucrri de laborator i aplicaii practice)
Recomandare pentru lucrri de laborator i aplicaii practice
Identificarea circuitelor integrate digitale TTL i CMOS dup aspect fizic i marcare
Verificarea funcionrii porilor logice TTL i CMOS
Utilizarea cataloagelor de circuite integrate digitale pentru identificarea configuraiei
porilor logice TTL i CMOS i evaluarea parametrilor specifici ai acestora
Metode didactice
Expunerea
Exemplu: descrierea familiilor de circuite logice integrate TTL i CMOS
Conversaia euristic
Exemplu: comparaie ntre circuitele logice integrate TTL i CMOS
Lucrare practic
Exemplu: organizarea i gestionarea unei magazii de circuite logice integrate TTL i
CMOS

36

Modul de lucru cu elevii

Frontal, n echip sau individual, dup caz
Cu ce?
Tabl
Fie de lucru
Circuite logice integrate TTL i CMOS
Cataloage de circuite integrate digitale
Evaluare
Probe scrise, orale i practice

37

TEMA 3 PORI LOGICE

FIA 3.4 PARAMETRII CIRCUITELOR LOGICE. DATE DE CATALOG

Parametrii sunt mrimi electrice care caracterizeaz funcionarea unui circuit.

Principalii parametri
Nivelele logice de intrare, definite ca nivelele de tensiune asociate cu valorile
logice 1, respectiv 0, la intrarea unui circuit logic.
Notaii uzuale :

VIL, pentru 0 logic

VIH, pentru 1 logic

Nivelele logice de ieire, definite ca nivelele de tensiune asociate cu valorile

logice 1, respectiv 0, la ieirea unui circuit logic.
Notaii uzuale:

VOL, pentru 0 logic

VOH, pentru 1 logic

Din considerente de cuplare optim a ieirii unui circuit cu intrarea altui circuit, este
necesar ca nivelele logice de intrare s fie mai mari dect cele de ieire.
Diferena dintre nivelele logice de intrare i cele de ieire se numete margine
de zgomot.
Curenii de intrare, definii ca acei cureni care se nchid (intr sau ies din
circuit), prin intrarea unui circuit, pentru nivelele logice VIL i VIH aplicate la intrare.
Notaii uzuale:

IIL , pentru VIL

IIH, pentru VIH

38

 Curenii de ieire, definii ca acei cureni care se nchid (intr sau ies din circuit),
prin ieirea unui circuit, pentru nivelele logice VOL i VOH generate la ieire.
Notaii uzuale:

IOL , pentru VOL

IOH, pentru VOH

Timpul de propagare, reprezentnd intervalul de timp scurs ntre momentul

aplicrii unui semnal la intrarea unui circuit i momentul obinerii rspunsului la
ieirea acestuia.
Notaii uzuale:

tpLH, pentru tranziii din 0 n 1

tpHL, pentru tranziii din 1 n 0

Parametrii pentru circuitele logice TTL

Tensiunea de alimentare este de 5 V.
Tensiunile de intrare recunoscute sunt cuprinse ntre 0 V i 0,8 V, pentru 0 logic,
respectiv ntre 2 V i 5 V , pentru 1 logic.
Tensiunile de ieire generate sunt cuprinse ntre ntre 0 V i 0,4 V, pentru 0 logic,
respectiv ntre 2,4 V i 5 V , pentru 1 logic.
Ieire

Intrare
+5V
Domeniul pentru 1 logic

+2,4V
+2V
+0,8V
+0,4V
Domeniul pentru 0 logic
Fig.1Nivelele logice de intrare i de ieire pentru circuitele TTL
Marginea de zgomot, att pentru domeniul 1 logic, ct i pentru domeniul 0 logic
este de 0,4 V. Aceasta nseamn c dac unei tensiuni de ieire V OL care are
valoarea maxim de 0,4 V i se suprapune un impuls parazit de nc 0,4 V,
39

intrarea va fi considerat de circuitul urmtor tot n nivel logic 0, pentru c V Ilmax

este de 0,8 V.
Curenii de intrare i de ieire au valori i sensuri diferite :
IIL = -1,6 mA ; IOL = 16 mA
IIH = 40 A ; IOH = -400 A.
Timpii de propagare au valorile uzuale:
tpHL = 720 ns i tpLH = 1020 ns.
Parametrii pentru circuitele logice CMOS
Tensiunea de alimentare poate avea valori de 5 V, 10 V sau 15 V.
Ieire

Intrare
+5V

+4,99V

Domeniu pentru 1 logic

+3,5V
+1,5V

+0,01V

Domeniu pentru 0 logic

Fig.2 Nivelele logice de intrare i de ieire pentru circuitele CMOS

Tensiunile de intrare recunoscute se aleg astfel :
VIH = ( 0,7 1 ) Vdd ; VIL = ( 0 0,3 ) Vdd
Nivelul minim al tensiunii garantate la ieire pentru1 logic, VOHmin = Vdd 0,05 V
Nivelul maxim al tensiunii garantate la ieire pentru starea0 logic, VOLmax = 0,05
V.
Marginea de zgomot garantat este de 1V pentru ntreaga gam a tensiunilor de
alimentare

40

 Curenii de intrare i de ieire au sensuri i valori diferite:

IIL = -10 pA ; IOL =0,4 mA
IIH = 10 pA ; IOH = -0,5 mA.
Timpul de propagare depinde de tensiunea de alimentare i are valori cuprinse
ntre 25 ns i 50 ns.

Sugestii metodologice
Unde?
n sala de clas
n laboratorul de electronic, pentru lucrrile de laborator
Cum?
Tipul leciilor (activitilor)
Comunicare de noi cunotine
Formare de priceperi i deprinderi (lucrri de laborator)
Recomandare pentru lucrri de laborator:
Evaluarea cantitativ a parametrilor specifici ai circuitelor integrate TTL
Evaluarea cantitativ a parametrilor specifici ai circuitelor integrate CMOS
Metode didactice
Expunerea
Exemplu: descrierea parametrilor circuitelor integrate
Conversaia euristic
Exemplu: comparaie ntre valorile parametrilor circuitelor integrate TTL i CMOS
Exerciiul

41

Exemplu: calculul marginii de zgomot pentru circuitele integrate TTL i CMOS

42

Modul de lucru cu elevii

Frontal, n echip sau individual, dup caz
Cu ce?
Tabl
Fie de lucru
Cataloage de circuite integrate digitale
Evaluare
Probe orale i scrise

43

TEMA 3 PORI LOGICE

FIA 3.5 APLICAII CU PORI LOGICE
Analiza circuitelor cu pori logice

Analiza unui circuit are ca scop determinarea funciei logice la ieirea acestuia.
Funcionarea circuitului poate fi concretizat printr-un tabel de adevr, o diagram
Veitch-Karnaugh, sau o expresie logic.
A

AB
AB + A B

AB

Fig. 1 Exemplu de analiz a unui circuit cu pori logice

Tab.1 Tabelul de adevr al funciei realizate de circuitul analizat
A

AB

AB

AB A B

Sugestii metodologice
Unde?
n sala de clas
n laboratorul de electronic, pentru lucrrile de laborator
Cum?
44

Tipul leciilor (activitilor)

Comunicare de noi cunotine
Formare de priceperi i deprinderi (lucrri de laborator)
Recomandare pentru lucrri de laborator:
Deducerea funciei logice la ieirea unui circuit cu pori logice
Identificarea porii logice care poate nlocui un circuit realizat cu diverse tipuri de
pori logice
Metode didactice
Expunerea
Exemplu: descrierea etapelor analizei unui circuit
Conversaia euristic
Exemplu: identificarea expresiilor logice
Exerciiul
Exemplu: simplificarea expresiei logice la ieirea circuitului, cu ajutorul regulilor de
calcul din algebra boolean
Modul de lucru cu elevii
Frontal, n echip sau individual, dup caz
Cu ce?
Tabl
Fie de lucru
Set de exerciii
Evaluare
Probe orale i scrise
45

Unitatea de nvmnt __________________

Fia rezumat
Clasa
Profesor______________________

Nr.
Crt.
1
2
3
4
...
Y

Nume i
prenume
elev

________________

Competena 1
A1

A2

Competena 2
AX

A1

A2

Comp
A3

A1

zz.ll.aaaa1

zz.ll.aaaa reprezint data la care elevul a demonstrat c a dobndit cunotinele, abilitile i atitudinile
vizate prin activitatea respectiv

46

Unitatea de nvmnt __________________

Fia rezumat
Clasa ________________

Nr.
Crt.
1
2
3
4
...
Y

Nume i
prenume
elev

Profesor______________________
Competena 1

A1

A2

Competena 2
AX

A1

A2

Competena 3
A3

A1

A2

A3

zz.ll.aaaa2

zz.ll.aaaa reprezint data la care elevul a demonstrat c a dobndit cunotinele, abilitile i atitudinile vizate prin activitatea respectiv

47

Observaii