Un PLL este un circuit care face ca un sistem particular sa îl urmareasca pe un altul.

Mai precis, bucla de calare a fazei este un circuit ce sincronizează un semnal de ieşire
(generat de un oscilator) cu un semnal de referinţă sau de intrare atât în frecvenţă cât şi în
fază. În stare de sincronizare (adesea numită de calare), eroarea de fază dintre semnalul din
ieşirea oscilatorului şi cel de referintă este zero sau ramane constantă.
Dacă o eroare de fază isi face apariţia, un mecanism de control actioneaza asupra
oscilatorului de aşa manieră încât eroarea de fază este din nou redusă la un minimum.
Într-un astfel de sistem de control faza semnalului de ieşire urmareşte fidel faza
semnalului de referinţă de aceea el fiind referit sub denumirea de bucla cu prinderea fazei.

Structura unui PLL

Bucla de prindere a fazei este un sistem închis constând dintr-un detector de fază, un
filtru trece jos, un amplificator şi un oscillator controlat în tensiune în circuitul de reacţie.
Figura urmatoare indică diagrama de structură a unui circuit PLL.

Principiul de operare va fi explicat prin exemplul unui PLL liniar (LPLL-conţine

doar dispozitive analogice). Mai există şi alte tipuri de PLL cum ar fi cea digitală (DPLL-ce
de fapt este un hibrid deoarece cu excepţia detectorului de fază toate celelalte componente
sunt analogice), cea complet digitală (all-digital ADPLL – contine exclusiv blocuri cu
functionare digitală) precum şi varianta software (SPLL – funcţia de PLL nu mai este
realizată de către un hardware specializat ci mai degrabă de un program de calculator,
aplicaţie µcontroler sau DSP).
Dispozitivul operează aşa cum urmează: detectorul/comparatorul de fază compară fazele
semnalului referinţă din intrare şi a celui de iesire din oscilatorul controlat în tensiune
producând o tensiune de ieşire proporţională cu această diferenţă de fază.

Comparatorul este un circuit de multiplicare a doua semnale Vi=V1sinωit si V0=V0sin

(ω0t+θ) al carui rezultat este V3=ViVo=(ViVo/2).

Filtrul trece jos are o caracteristica de frecventa, ca in figura de mai jos, care permite
transferul de la intrarea V3 la iesirea V4 a tensiunilor a caror frecventa indeplinesc conditia
f<fj ω<ωj, avand drept rezultat tensiunea V4=KV3 , unde K este o constanta.

FTJ actioneaza deci pentru eliminarea componentelor tensiunii V 3 de frecventa f0+f .La iesire
se obtine V4=K (ViV0/2)cos[(ωi-ωo)t-θ].

Daca ωi este apropiat de ωo, atunci Δω=ωi-ωo, se situeaza in zona liniara a caracteristicii FTJ
si K=ct. Daca ωi-ωo<ωj si tensiunea V4 de comanda a OCT este corespunzatoare modificarii
f0 catre valoarea φ.

In acest caz spunem ca frecventa fi este in interiorul benzii de captura (Bc) si OCT se poate

cala pe aceasta frecventa . Avem 2|fi-f0|<Bc

Daca ωi este departe de ω0 atunci: Δω=ωi-ωo>ωj,

Coeficientul de transfer K este foarte mic, tensiunea de comanda este V4=KV3=foarte mica
si determina mici modificari ale valorii frecventei f0.

Să presupuem că un semnal de referinţă de pulsaţie ωREF este aplicat la intrarea

detectorului de fază şi că oscilatorul controlat de tensiune nulă oferă la ieşirea sa un semnal
de pulsaţie ωVCO. Dacă semnalele ce sosesc la intrarea detectorului sunt în fază, ωREF =
ωVCO, nu vor exista pulsuri la ieşirea sa. Dacă însă dintr-un oarecare motiv la momentul t0
faza semnalului refrinţă din intrare se modifică, la ieşirea detectorului de fază va apare un
puls a cărui durată este proporţională cu diferenţa de fază dintre semnalul referintă şi cel
generat de oscilator. După trecerea prin filtrul trece jos şi prin amplficator, tnsiunea de
comandă astfel obţinută va acorda oscilatorul astfel încât pulsaţia semnalului de ieşire
ωVCO să se modifice în concordanţă cu pulsaţia semnalului de intrare ωREF.

a. Semnalul de referinţă UREF(t);

b. Semnalul de ieşire al VCO-ului UVCO(t);
c. Semnalul eroare de faza ca functie de timp φe(t);
d. pulsaţia semnalului de ieşire ωVCO ca funcţie de timp; e. pulsaţia ωREF a
semnalului de referinţă UREF(t)

Dacă ωREF > ωVCO , tensiunea de ieşire a detectorului de fază UPD va creşte ceea
ce va cauza creşterea frecvenţei semnalului din ieşirea VCO-ului.
Dacă ωREF < ωVCO , tensiunea de ieşire a detectorului de fază UPD va descreşte
ceea ce va implica scăderea frecvenţei semnalului din ieşirea VCO-ului.
Procesul de ajustare este finalizat când nu mai sunt pulsuri la ieşirea
detectorului de fază.
Astfel, elementele indicate in diagrama de mai sus sunt unităţile de bază pentru sitemele PLL.
 Fig 2. Caracteristica de transfer : a – VCO, b – detector de faza

Aplicatii ale circuitului PLL:

 demodularea semnalelor: unul dintre cele mai comune și utile domenii de aplicare ale
circuitelor PLL este demodularea semnalelor modulate în amplitudine (AM) sau
frecvență (FM). Circuitul PLL este capabil să extragă informațiile modulante din
semnalul modulat și să obțină semnalul original nelaminat. Acest lucru este folositor
în radiodifuziune, televiziune, comunicații wireless și alte aplicații în care semnalele
trebuie demodulate pentru a obține conținutul original.

 sinteza frecvenței: circuitul PLL poate fi folosit pentru sinteza frecvenței, adică
generarea unui semnal de ieșire cu o frecvență specificată și stabilă. Prin ajustarea
divizorului de frecvență și a oscilatorului controlat în tensiune (VCO), circuitul PLL
poate produce semnale cu frecvențe precise, ceea ce este util în aplicații precum
sintetizatoare de frecvență, tehnologii de sincronizare și alte sisteme care necesită
semnale precise.

 recuperarea de ceas: in comunicațiile digitale, circuitul PLL este folosit pentru a

recupera și regenera semnalul de ceas (clock) din fluxul de date. Semnalul de ceas
este esențial pentru sincronizarea corectă și recuperarea datelor transmise. Circuitul
PLL poate extrage și regenera semnalul de ceas din datele digitale, asigurând o
sincronizare corectă și stabilitate a sistemului.

 reducerea jitter-ului: jitter-ul, variabilitatea în timp a unei caracteristici a semnalului,

poate afecta performanțele sistemelor electronice și poate duce la erori și distorsiuni.
Circuitul PLL este capabil să reducă jitter-ul prin reglarea și stabilizarea frecvenței
semnalului de ieșire. Aceasta este importantă în aplicații precum transmisii de date de
mare viteză, comunicații optice și alte sisteme sensibile la jitter.

 stabilizarea frecvenței și fazei: circuitul PLL poate fi utilizat pentru a menține

stabilitatea frecvenței și fazei semnalului de ieșire în raport cu un semnal de referință.
Acest lucru este util în aplicații care necesită sincronizare precisă, cum ar fi sistemele
de telecomunicații, sistemele de înregistrare audio și alte aplicații în care stabilitatea și
coerența semnalului sunt cruciale.
  sincronizarea și alinierea semnalelor: circuitul PLL poate fi folosit pentru
sincronizarea și alinierea semnalelor în diverse aplicații. De exemplu, în sistemele de
comunicații de bandă largă, unde multiple semnale trebuie să fie aliniate în timp și
frecvență, un circuit PLL poate fi utilizat pentru a sincroniza semnalele și a le aduce
în concordanță.

Circuitele PLL sunt componente esențiale în electronica modernă, utilizate pentru

sincronizarea și reglarea semnalelor într-o varietate de aplicații. Acestea sunt compuse din
componente precum oscilatoare cu cristal, divizoare de frecvență, detectoare de fază, filtre
trece-bandă și oscilatoare controlate în tensiune. Prin utilizarea acestor componente și a unui
mecanism de reglare continuă, circuitul PLL poate furniza semnale stabile și sincronizate,
îmbunătățind performanțele sistemelor electronice. Totusi, acesta are cateva dezavantaje:

 viteza de răspuns limitată: circuitul PLL poate avea o anumită întârziere în reglarea
frecvenței și fazei semnalului de ieșire. Aceasta poate limita viteza de răspuns a
circuitului în anumite aplicații cu cerințe stricte de timp.

 sensibilitate la zgomotul de intrare: circuitul PLL poate fi sensibil la zgomotul și

fluctuațiile semnalului de intrare. Variațiile semnalului de intrare pot afecta
performanțele circuitului și pot duce la erori în sincronizare.

 complexitatea circuitului: circuitul PLL poate implica o configurație complexă și mai

multe componente, ceea ce poate duce la costuri și complexitate suplimentare în
proiectarea și implementarea sistemelor electronice.

 cerințe de ajustare și calibrare: unele circuite PLL pot necesita ajustări și calibrări
periodice pentru a menține performanțele optime. Aceasta poate necesita resurse
suplimentare de timp și efort.
In figura de mai sus este prezentata schema de principiu a circuitului integrat PLL de
tipul BE 561. Circuitul are in componenta :
 comparatorul CP de faza cu intrare diferentiala pentru semnalul s1; semnalul
s2 de iesire al OCT este aplicat intern la intrarea CP, dar se regaseste si la
teminalul 5 ;
 FTJ realizat cu rezistentele de iesire din CP si un condensator sau o retea RC
plasata la terminalele 14 - 15 ;
 etajele diferentiale de amplificare A1 si A2 ;
 OCT, cu fosc reglabila prin Co, plasat intre terminalele 2 si 3 ;
 etajul multiplicator dublu echilibrat pentru demodularea sincrona a
semnalelor modulate in amplitudine ;

OCT este un oscilator de inalta frecventa realizat cu tranzistori cu cuplaj prin emitor, a carui
schema este prezentata in figura de mai jos.