Digitally signed by

Library TUM
Reason: I attest to the
accuracy and integrity
of this document

UNIVERSITATEA TEHNIC A MOLDOVEI

CIRCUITE INTEGRATE

DIGITALE

Indicaii metodice
privind elaborarea proiectului de an

CHIINU

2013
0

UNIVERSITATEA TEHNIC A MOLDOVEI

Facultatea Informatic, Calculatoare i Microelectronic
Catedra Calculatoare

CIRCUITE INTEGRATE

DIGITALE

Indicaii metodice
privind elaborarea proiectului de an

Editura Tehnica-UTM
Chiinu
2013
1

Lucrarea de fa este destinat studenilor din anul II (studii

la zi) i anului III (studii cu frecven redus), specialitatea 521.6Calculatoare, fiind util la elaborarea proiectului de an la cursul
Circuite integrate digitale.
Coninutul de baz al proiectului de an reflect metodele de
proiectare a circuitelor funcionale complexe ale echipamentelor
numerice i ale calculatoarelor.

Alctuitor: conf. univ., dr. Valentin Negur

Redactor responsabil: conf. univ., dr. Sergiu Zaporojan
Recenzent: conf. univ., dr. Nicolae Secrieru

U.T.M., 2013
2

1. Scopul proiectului de an
Proiectul de an are drept scop consolidarea cunotinelor
studenilor acumulate n cadrul cursului Circuite integrate
digitale, obinerea deprinderilor practice de proiectare i elaborare
a sistemelor digitale n baza porilor i a circuitelor logice,
pregtind studentul
pentru activitatea independent fie de
producie, fie de cercetare tiinific.
Proiectarea este o activitate creativ care prevede elaborarea
prototipului pentru posibilul obiect i a documentaiei de proiect.
Aceast activitate cuprinde urmtoarele etape:
1. Studierea temei de proiect.
2. Selectarea i consultarea datelor bibliografice.
3. ntocmirea unei priviri generale asupra problemei n baza
surselor bibliografice.
4. Analiza cerinelor tehnice.
5. Elaborarea schemei de structur.
6. Elaborarea schemelor de principiu ale blocurilor schemei
de structur.
7. Analiza funcionrii schemelor prin intermediul unui
mediu de simulare.
8. ntocmirea schemei de principiu
complet a
dispozitivului.
9. Analiza funcionrii dispozitivului prin intermediul unui
mediu de simulare.
10. ntocmirea listei complete de elemente i evaluarea
parametrilor statici i dinamici ai dispozitivului elaborat.
11. Perfectarea memoriului explicativ.
Proiectul de an nu prevede etapa de construire. Pe parcursul
realizrii proiectului studentul trebuie s soluioneze urmtoarele
sarcini de baz:
1. Studierea principiilor de funcionare a dispozitivului dat
(a unitii de comand a calculatorului specializat).
3

2. nsuirea metodei de sintez structural pentru fiecare

bloc al unitii de comand (UC).
3. Elaborarea unitii de comand a calculatorului specializat
n conformitate cu setul de instruciuni.
4. Verificarea capacitii de lucru a schemelor elaborate,
precum i a unitii de comand n ansamblu prin intermediul unui
mediu de simulare.
5. Elaborarea memoriului explicativ.
6. Susinerea proiectului.
n proiect se va opera cu astfel de noiuni cum sunt: schema
de structur, schem funcional i de principiu.
Schema de structur determin prile funcionale
constituente de baz ale dispozitivului,destinaia i legturile
reciproce. Pentru acest proiect de an schema de structur este dat,
n caz contrar elaborarea ei se va face n baza elementelor
funcionale.
Schema funcional reflect procesele care au loc n cadrul
schemei n ntregime, ct i n unele circuite n parte. Circuitele
evideniate pot fi reprezentate la fel de amnunit ca i n schema de
principiu, dac este cazul, n timp ce celelalte pri funcionale se
prezint sub form de dreptunghi ca pe schema de structur. Acest
tip de schem ocup o poziie intermediar ntre schema de
structur i cea de principiu.
Schema de principiu determin componena complet a
dispozitivului cu legturile dintre componente i prezint n realitate
o descriere detaliat a principiilor lui de lucru. Aceast schem se
elaboreaz n baza schemei de structur i a cerinelor prevzute de
condiiile tehnice. Pe schema de principiu elementele constituente
se reprezint prin simbolurile grafice convenionale, reglementate
de standardele internaionale, utilizate n aplicaiile de simulare cum
este MultiSIM-10. Alte standarde nu vom recomanda, deoarece
sarcina proiectului va fi realizat folosind MultiSIM-10[1] i
eventual versiunile acestuia, unde este folosit sistemul de prezentare
grafic [2], recunoscut la nivel internaional.
4

Indicaiile conin sarcini individuale pentru proiectul de an,

ct i indicaiireferitoare la etapele de realizare.
Proiectul de an prevede elaborarea unitii de comand a
calculatorului specializat. Aceast unitate de comand este
constituit din urmtoarele:
1. Generator de ceas.
2. Generator de secvene de numere aleatorii, elaborat n
baza numrtorului ce determin succesiunea de instruciuni extrase
din matricea logic programabil(MLP).
3. Matricea logic programabil pentru generarea
repertoriului de instruciuni.
4. Blocul de registre.
5. Circuitele logice combinaionale (CLC)de comparare a
datelor din registre i validarea transferului acestora. Prile
constituente enumerate determin schema de structur a unitii de
comand a calculatorului specializat.
1.1. Sarcina pentru proiectul de an
Pentru proiectul de an s-a stabilit urmtoarea sarcin
comun tuturor studenilor cu tema:
ELABORAREA UNITII DE COMAND A
CALCULATORULUI SPECIALIZAT.
Aceast unitate de comand este caracterizat de urmtoarele:
a) formatul liniei de instruciune:
b) setul de instruciuni A(a1,a2,a3 ,an);
c) schema de structur (figura 1.1).
Tabelul 1.1. Formatul liniei de instruciune
Y1
Y2
Y3Y4Y5Y6
Y7 Y8 Y9 Y10
Cod de direcionare a Adresa primului Adresa operandului
transferului
operand
al doilea
5

RG2
RCDT

B1B2

Compa
rator

.
.

2
MLP
Generator
de
secvente

X1
X2
X3

A(a1, a2, ...an ) X4

Y1
Y2
Y3 .
.
.
.

Y10

A
.
.
.
.
H

>

Clock

RG1

Q1
Q2
Q3

.
.

>

ENB

.
.
.
.
Q10

A
.
.
H

.
.

A
.
.
H

RG3
.
.

>
ENB

Figura 1.1. Schema de structur a unitii de comand a calculatorului

specializat

Unitatea de comand a calculatorului specializat genereaz

un program prezentat de un repertoriu de instruciuni, A = (a1,
a2, a3,..an), unde n este numrul de instruciuni n program, a1
- numrul instruciunii1, memorat n MLP. Informaia
memorat ntr-un circuit de MLP cu 4 intrri i 10 ieiri
funcional este descris de sistemul (1.1):
Y1 = Mi1 (m1, i1, m2,i1,.mk1,i1)
Y2 = Mi2(m1, i2, m2,i2,.mk1,i2)
(1.1)
..
Y10 = Mi10 (m1, i10, m2,i10,.mk1,i10),
unde M i, j este mulimea de mintermeni(m k, ij), ce se prezint
prin echivalentul lor zecimal, inclui n funcia Y J, realizat de
MLP.
ntr-uncalculator
(microcalculator,
microcontroler,
microprocesor) unitatea de comand genereaz semnale de
comand pentru activizarea secvenial a tuturor elementelor
6

interne. n linii mari, activitatea UC const din urmtoarele

faze:citete din memorie codul instruciunii de executat, apoi l
decodific. nelegnd semnificaia codului citit, programeaz
toate activitile interne i externe pentru a duce la bun sfrit
comanda recepionat.
1.2. Principiul de lucru al unitii de comand
Generatorul de secvene de numere aleatorii Gsecveniatorul, din momentul activrii lui de ctre semnalul de
ceas, genereaz la ieirea sa un numr care este aplicat la toate
bornele de intrare ale MLP. Fiecrui numr aplicat la intrare i
va corespunde o instruciune la ieirea MPL. Aceast
instruciune se memoreaz temporar ntr-un registru de 10 bii
(RG1). Biii Y1 i Y2 ai instruciunilor determin direcia
transferului de mai departe al informaiei din RG1. Dac
valoarea biilor Y1 ,Y2 este mai mare (mic) dect valoarea
biilor B1,B2, pstrai n registrul cu codul de direcionare a
transferului (RCDT), atunci biii Y3 Y10 se vor memora n
RG2, n caz contrar n RG3.
1.3. Variantele de proiect
Setul numerelor de instruciuni generate de G pentru
varianta cu numrul K este prezentat de linia K din tabelul 1.2.
Funciile de ieire ale MLP pentru fiecare variant sunt descrise
de linia i din tabelul 1.3. Fiecare linie din tabelul 1.3 prezint
indicele masivelor de mintermeni M i din mulimile A sau B.
Mulimea M K este propus de ctre profesor. Fiecare
mulime M K este alctuit din echivalentele zecimale ale
mintermenilor ce determin o oarecare funcie Yi.

Tabelul 1.2. Variante de set de instruciuni

Nr.
var.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25

a1

a2

a3

a4

a5

a6

a7

a8

a9

a10 a11 a12 a13

1 5 7 14 8 6 3
12 15 5 7 8 4 12
6 5 4 2 5 12 11
7 0 8 3 12 11 7
0 9 5 6 3 3 9
6 5 9 9 11 15 8
1 2 1 11 8 2 9
3 4 7 8 3 15 8
1 2 3 9 12 7 3
7 6 9 12 7 5 2
13 6 8 9 14 8 3
12 6 5 7 9 3 8
6 4 3 6 8 9 7
2 5 7 9 6 4 3
4 11 15 1 7 11 4
0 1 0 2 4 5 1
8 0 11 9 0 9 3
4 6 3 1 2 3 5
15 1 11 14 9 1 8
7 5 7 3 12 6 13
12 5 6 7 9 3 6
7 5 2 9 13 11 14
0 9 8 1 3 2 7
3 5 0 0 2 8 11
3 0 5 4 6 11 4

13
8
1
3
11
7
5
7
12
14
12
13
2
11
9
9
4
15
7
6
13
1
0
5
8

0
9
4
6
5
3
4
9
13
11
6
8
11
10
8
11
8
11
13
7
14
3
0
9
6

2
3
11
13
10
3
11
11
9
8
13
14
6
15
15
2
5
0
14
8
4
2
8
8
2

7
1
2
0
6
6
9
2
5
7
9
11
15
10
3
3
7
8
9
6
5
10
9
12

5
2
3
8
8
5
1
4

2
6

2
10
2

1
8

2
9

1
3
4
2
3

Mulimile de masive A i B

M 1 = (0, 2, 3 ,5, 7 ,8, 10, 12)

M2 = (3, 7, 8, 13, 14, 15)
M3 = (0, 1, 3, 5, 8, 14, 15)
M4 = (5, 9, 11, 14, 15)
M5 = (3, 4, 6, 8, 10, 12, 14)
M6 = (2, 4, 6, 8, 10, 12, 13, 14)
M7 = (1, 7, 8, 9, 10, 13, 15)
M 8 = (4, 7, 9, 11, 12, 13, 15)
M 9 = (3, 4, 6, 7, 10, 11, 13, 14)
M 10 = (4, 6, 8, 9, 10, 13, 15)
M 11 = (4, 7, 9, 11, 12, 13, 15)
M 12 = (3, 4, 6, 7, 10, 11, 13, 14)
M 13 = (9, 11, 12, 13, 14, 15)
M 14 = (0, 2, 4, 7, 8, 9, 13, 14)
M 15 = (2, 6, 8, 10, 11, 12)
M16 =(0, 1, 3, 7, 9, 11, 13)

M 1 = (0, 1, 3. 5, 6, 9, 11, 15)

M 2 = (7, 8, 9, 11, 14, 15)
M3 = (1, 2, 3, 7, 8, 11, 13, 14)
M4 = (4, 6, 7, 8, 12, 14, 15)
M5 = (3, 4, 5, 7, 9, 10, 12, 15)
M6 = (1, 2, 4, 8, 11, 12, 13)
M 7= (1, 4, 5, 10, 11, 13, 14)
M8 = (2, 4, 6, 7, 10, 12, 14)
M 9 = (12, 7, 8, 9, 14, 15 )
M 10 = (2, 3, 4, 7, 8, 9, 11, 12)
M 11 = (1, 5, 7, 9, 13, 14, 15)
M 12 = (1, 3, 4, 7, 9, 11, 12)
M 13 = (3, 4, 6, 7, 11, 12, 15)
M 14 = (0, 4, 6, 8, 12, 14, 15)
M 15 = (9, 11, 12, 13, 14, 15)
M 16 = (0, 1, 2, 3, 9, 11, 12, 14)

Pe parcursul realizrii proiectului de an studentul trebuie si extrag variant sa de descriere a celor zece funcii ale MLP.
Dup aceasta se va ntocmi tabelul de adevr, asociat matricei
logice programabile. n continuare vom exemplifica cele spuse
anterior pentru varianta 1, folosind mulimea A. Prin urmare, din
tabelul 1.3 pentru Y1lum indicele pentru M care este egal cu 14. n
mulimea A gsim urmtorul masiv de mintermeni M14 = (0, 2, 4,
7, 8, 9, 13, 14), deci Y1 = M14. Forma disjunctiv pentru funcia Y1,
care o realizeaz MLP din acest exemplu arat astfel:
Y1 = X4 X3 X2 X1 V X4 X3 X2 X1 V X4 X3 X2 X1V
V X4 X3 X2 X1 V X4 X3 X2 X1 VX4 X3 X2 X1 V X4 X3 X2 X1 V
V X4X3 X2 X1
9

Astfel se va proceda i cu celelalte funcii Y.

Tabelul 1.3. Variante de indici ce definesc funciile Y
Varianta
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25

Y1
14
1
2
3
16
11
2
10
9
4
5
11
14
7
3
8
11
13
16
2
16
1
3
6
9

Y2
16
2
8
4
5
12
3
1
8
2
6
9
16
9
16
14
1
7
11
16
7
16
4
7
1

Y3
8
11
10
7
8
14
7
2
7
1
11
3
1
10
15
1
10
15
2
6
16
13
5
13
2

Y4
3
16
12
9
11
2
10
11
6
3
16
2
5
4
2
12
9
6
15
10
4
7
6
5
10

Y5
3
15
11
11
2
4
11
13
5
10
1
4
10
2
1
1
7
1
12
8
13
6
16
4
11

10

Y6
9
3
13
13
10
3
13
16
4
15
2
16
12
12
12
10
8
8
10
3
9
9
7
15
14

Y7
7
4
4
2
16
9
16
7
11
7
9
13
13
8
8
6
14
6
7
7
10
2
6
14
16

Y8
6
6
5
1
4
6
4
6
4
8
16
8
10
6
6
14
2
6
7
5
15
4
11
13
8

Y9
12
7
6
3
15
8
5
9
12
10
3
12
8
5
5
4
12
9
4
15
3
2
10
12
9

Y10
1
8
8
5
1
6
3
15
1
9
4
14
7
16
4
10
5
1
8
11
1
5
9
12
15

2. Structura i coninutul proiectului de an

Proiectul de an este prezentat sub form de memoriu
explicativ cu un volum total de pagini de la 15 pn 20 de formatul
A4, unde se include i partea grafic a proiectului.
Memoriul cuprinde rezultatele obinute pe parcursul
proiectrii unitii de comand a calculatorului specializat. Limbajul
de expunere trebuie s fie laconic, de la persoana a treia, distinct,
ceea ce este caracteristic documentaiei tehnico-tiinifice.
Memoriul trebuie s aib urmtorul coninut:
1. Foia de titlu.
2. Cuprinsul lista paragrafelor din memoriu cu indicarea
numrului paginii.
3. Adnotare pe 0.5 pagin , unde este expus succint esena
coninutului memoriului.
4. Expunerea variantei de lucru.
5. Introduceren care se examineaz n general proiectarea
UC a calculatorului specializat, se argumenteaz selectarea
metodelor de proiectare a dispozitivelor.
6. Elaborarea schemei de principiu a generatorului de
secvene de numere aleatorii.
Aceasta nclude:
a) proiectarea numrtorului sincron pe bistabile JK sau D n
funcie de variant;
b )proiectarea convertorului de cod circuit combinaional,
care face conversia din codul n care lucreaz numrtorul n codul
binar al numerelor ce definesc setul de instruciuni;
c) proiectarea circuitului de depistare a erorii unice n
funcionarea numrtorului;
d) schemele principiale electrice ale componentelor
generatorului de secvene;
e) simularea n mediul MultiSIM-10 i diagrama de timp a
generatorului de secvene obinute prin testare.
7. Specificarea MLP pentru realizarea funciilor logice Y.
11

Aceasta include:
a) definirea funciilor logice Y;
b) specificarea funciilor logice Y;
c) minimizarea n comun a funciilor logice Y;
d) testarea prin intermediul mediului de simulare MultiSIM;
8. Elaborarea blocului de registre.
Aceasta include:
a) utilizarea circuitului integrat (CI) de registre i a
bistabilului de tip JK sau D pentru elaborarea registrului de 10 bii
pentru a memora cei 10 bii ai instruciunii cu nscrierea datelor pe
frontul ceasului (RG1);
b) elaborarea n baza bistabilului JK sau D a circuitului
registrului RCDT n care se vor pstra biii B1 i B2;
c) elaborarea comparatorului de cod, semnalul de la ieirea
cruia se va utiliza pentru alegerea direciei de transfer i a
registrului RG(2,3) pentru memorarea a 8 bii ai instruciunii.
9. Analiza parametrilor tehnici ai UC a calculatorului
specializat: evaluarea ntrzierilor i a puterii de consum .
10. Determinarea modului de sincronizare i a frecvenei
semnalului de ceas.
11. Concluzii.
12. Bibliografie (n memoriu trebuie s se fac referine la
sursele bibliografice consultate, inclusiv la site accesate).
Memoriul explicativ se perfecteaz n conformitate cu
cerinele fa de teza de licen, prezentate n [3]. Partea grafic a
proiectului va fi prezentat pe dou pagini de formatul A3 sau A4.
Pe prima pagin va fi prezentat schema funcional a UC a
calculatorului specializat cu diagramele de timp.
Pe pagina a doua va fi plasat schema de principiu a UC a
calculatorului specializat. Aceste pagini se broeaz n memoriu
explicativ dup bibliografie.

12

3. Proiectarea generatorului de secvene de numere

aleatorii
Proiectarea generatorului de secvene de numere aleatorii,
apoi a generatorului de numere, poate fi fcut prin mai multe
modaliti. Prima modalitate de proiectare prevede utilizarea
registrului de deplasare, iar a doua n baza unui numrtor
sincron[4]. n continuare vom prezenta varianta de generator n baza
numrtorului sincron ca variant de baz.
3.1. Proiectarea numrtorului sincron
Fie c se cere un generator care va genera urmtoarea
secven: 1, 7, 4, 5, 1, 7, 2, 8, 10, 5, 9 cu lungimea Ls = 11.
Generatorul de numere va avea structura alctuit din numrtorul
sincron i un convertor de cod. Schema de structur a generatorului
de numere este prezentat n figura 3.1. Mai nti se cere s se
determine numrul de ranguri m al numrtorului CT. Acesta se
poate determina din lungimea succesiunii de numere generate n
baza relaiei urmtoare:
m = ] log Ls[
(3.1)
de unde, pentru Ls= 11, m = 4. Prin urmare, numrtorul va avea 4
ranguri, adic se va proiecta pe 4 bistabile. Numrul de stri
posibile pentru CT va fi egal cu 24,adic 16. Este evident c din
acest numr de stri cinci sunt extraciclice. Admitem c
numrtorul se proiecteaz pe bistabilele JK (CI 7472).n realitate,
pentru o alt variant propus de profesor, se va proiecta i pe
bistabilele de tip D (CI 7474).

13

Q3
Q2

X3
X2

X/Y

CT

Q1
Q0

X1
X0

Figura 3.1. Schema de structur a generatorului de numere

Pentru proiectarea numrtorului vom folosi matricea de

tranziii[4],tabelul 3.1, pentru bistabilei tabelul de stri i tranziii
ale numrtorului ( tabelul 3.2). n acest tabel numrarea s-a fcut n
codul Binar-Zecimal-Normal. Numrarea poate fi fcut i n alte
coduri . Codurile propuse de profesor pentru proiectarea CT sunt:
binar, 5421, cu exces +3, Gray, 2421 i ciclic.
Tabelul 3.1. Matricea de tranziii

JK
J

Fq
0
1
H
L

O
X
1
X

K
X
O
X
1

O
O
1
1

D
O
1
1
O

n tabelul de stri a numrtorului vom include i strile

extraciclice. De asemenea, n tabel vor fi prezentate i funciile Fq,
cunoscute ca funcii de tranziie ale bistabilului JK.
Din tabelul 3.2 vom extrage pe rnd valorile logice ale
funciilor J i K pentru a le minimiza, utiliznd diagramele
Karnaugh.

14

Tabelul 3.2. Tabelul de stri cu funciile de tranziie Fq

Diagramele Karnaugh pentru toate funciile J i K sunt

prezentate n figura 3.2.
Pentru funciile minimizate J i K obinem urmtoarele
expresii:
_
_ _
_
____
_
J3 = Q2 Q1 Q0 , J2 = Q3 Q1 Q0 , J1 = Q3 Q2 Q0 , J0 = Q3 ( Q2 V Q1 )
__ __ __ __ __ ____ __ __ __
K3 = Q2 Q1 , K2 = Q3 Q1 Q0 , K1 = Q3 Q0 , K0 = 1

15

(3.2)

a) minimizarea funciile J

b) minimizarea funciilor K
Figura 3.2. Diagramele Karnaugh pentru proiectarea numrtorului
sincron pe bistabilele JK

n baza acestor relaii se va alctui circuitul principial

electric al numrtorului sincron pe bistabilele JK cu sincronizare
pe frontul de cretere.
Deoarece numrtorul intr n componena generatorului de
numere i are dimensiuni ce ocup aproape o pagin ntreag, are
sens ca acesta s fie transformat, prin mijloacele cele ofer
MultiSim, n subcircuitsau bloc ierarhic,conform schemei de
structur din figura 3.1, cu dimensiuni mult mai mici. Astfel va
deveni mai manevrabil pe parcursul elaborrii proiectului n
ansamblu i va fi mai mult spaiu pentru alte componente pe pagina
de lucru n MultiSim-10[1]. Aceast transformare se efectueaz n
16

modul urmtor. Pe pagina de lucru a MultiSim-10 procedai

conform pailor ce urmeaz:
1. Select Place/New Hierarchical Block to display the
Hierarchical Block Properties dialog box.
2. Enter a filename.
Va aprea boxa din figura 3.3.
Or
3. Click on Browse, navigate to the folder where you
would like to save the hierarchical
block and click Save. You are returned to the
HierarchicalBlock Properties dialog box.
4. Enter the number of pins desired and click OK. A
ghost image of the new hierarchical block appears.
Click where you want the hierarchical block to appear.

Figura 3.3, a) boxa cu Hierarchical Block Properties; b) imaginea fantom

a circuitului numrtorului

5. Double-click on the new hierarchical block (figura 3.2

b)and select Edit HB/SC from the
Labeltab of the
HierarchicalBlock/Subcircuit dialog box that displays. A circuit
window that contains only the entered pins displays. (figura
3.3).
6. Place and wire components as desired in the new
hierarchical block.

17

Figura 3.4.Fereastr cu pini de intrare i ieire pentru circuitul

numrtorului

Pe aria de lucru,n fereastra din figura 3.4, poate fi plasat,

prin Copy/Paste, circuitul deja asamblat anterior i care se afl ntrun fiier cu extensia .ms10. Pinii amplasai pe stnga figurii sunt
pinii pentru semnalele de intrare, iar cei din dreapta, pinii pentru
semnalele de ieire. n figura 3.5 este dat circuitul numrtorului pe
bistabilele JK ncorporat n fantoma din figura 3.3, b), cu un
comentariu.Numrtorul dat are diagrama de stri ca cea din figura
3.5, unde pe lng strile extraciclice este prezentat i aciunea de
iniializare a circuitului, deoarece orice sistem numeric secvenial i
mai ales cel asincron, inclusivUC, trebuie iniializat cu un semnal
de iniializare. Acest semnal apare odat cu conectarea la sursa de
alimentare, aducnd sistemul numeric intr-o stare bine determinat
din start. Generarea semnalului de iniializare se face prin
intermediul unui circuit de ntrziere comandat de un alt semnal ce
indic atingerea sau depirea unui anumit nivel al sursei de
alimentare.O variant de circuit de iniializare este prezentat n
anexa 2. Fr operaia de iniializare sistemul nu va porni din start
din starea care trebuie, funcionnd adesea incorect de la nceput.
Aceast problem este ns minor fa de cea pus de strile
18

nedefinite ale unor numrtoare din care acestea nu pot realiza o

tranzacie corect, sau chiar nici o tranzacie.

Figura 3.5. Circuitul principial electric al numrtorului pe bistabilele JK

n cazul exemplului dat, cele cinci stri au fost incluse pe

parcursul procedurii de minimizare, prin extinderea asupra lor a
valorilor din celulele adiacente, ceea ce nu este ntotdeauna corect.
Dac vom efectua minimizareafr cele 5 stri, aa cum este n
diagrama de stri (figura 3.7), dup minimizare funciile J i K se
vor determina de relaiile:
__
____
J3 = Q2 Q1 Q0 , J2 = Q3 Q1 Q0 , J1 = Q0 , J0 = Q3 Q1
__
__ __ __
K3 = Q1 , K2 = Q3 Q1 Q0 , K1 = Q3 Q0 , K0 = 1
(3.3)

19

Q0
Q1
Q2
Q3

Figura 3.6. Diagrama de timp a numrtorului sincron pe bistabilele JK

Diagrama de timp pentru circuitul din figura 3.5 este

prezentat n figura 3.6 i va rmne aceeai dac circuitul
principial electric al numrtorului se va modifica n conformitate
cu expresiile 3.3, obinute pentru funciile J i K.
3.2. Verificarea funcionrii numrtorului
O problem aparte, ce se pune n faa proiectantului, este
verificarea funcionrii numrtorului. Cea mai simpl metod de
verificare ar fi prin suma modulo 2, care fiind numit verificare a
paritii sau imparitii cuvintelor, d posibilitatea de a depista
numai erorile singulare [5]. Aceast metod const n adugarea
unui bit de control la cuvntul de control cu numrul de uniti par
sau impar, n funcie de faptul pe care se bazeaz verificarea: pe
paritatea sau imparitatea cuvintelor.

20

1111

1110

1101

1100

1011

Conectarea
sursei de
alimentare

0000
1010

0001

0010

1001

0011

1000

0100

0111

0110

0101

Figura 3.7. Diagrama de stri a numrtorului sincron pe bistabilele JK

Dac controlul se face pe baza imparitii, apoi bitului de

control i se va atribui valoarea pentru care suma de uniti n cuvnt
este impar. Aceast metod de verificare se realizeaz cu ajutorul
circuitelor de convoluie, frecvent utilizate pentru verificarea
operaiilor de transfer i memorare a cuvintelor.
Funciile de paritate i imparitate, dup cum se tie, se
determin din relaiile:
________________________________
Fp = Q0 Q1 Q2 Q3 Q 4
Qn-1
Fim = Q0

Q1

Q2

Q3
21

Q 4

Qn-1

(3.4)

Valoarea bitului de control se ia din relaia urmtoare:

__
__
V = Fp sau V = Fim .

(3.5)

Dup efectuarea uneia din operaiile amintite anterior,

cuvntul mpreun cu acest bit se nsumeaz dup modulo 2.
Rezultatul zero de la aceast adunare va servi ca simptom de eroare.
Verificarea prin suma modulo 2 poate fi aplicat i la
operaiile mai complexe. Dar n astfel de cazuri valoarea bitului de
verificare se schimb i va fi determinat pe baza datelor iniiale i
tipul operaiei de prelucrare a lor, cum bunoar se face pentru
autoverificarea numrtorului. nainte de a explica acomodarea
funciei Fp sau Fim pentru rezolvarea acestei probleme, trebuie
menionat faptul c efectuarea corect a microoperaiei poate
schimba imparitatea cuvntului de exemplu. Pentru a preveni o
astfel de situaie, se cere compensarea imparitii cuvntului.
Aceast compensare se va face prin bitul de verificare. n
ansamblu, aceast metod este numit verificare cu previziunea
valorii bitului de control. Ea d posibilitatea de a depista eroarea
singular. Dou erori concomitente ntr-un cuvnt nu pot fi
depistate, deoarece 1
1 =0,la fel i 0
0=0.
Verificarea pentru numrtorul din acest exemplu se poate
efectua astfel. Se extinde tabelul de adevr 3.2 pentru calculul
funciei de imparitate Fim i pentru bitul de control V, care l vom
considera ca funcie de ieire a unui bistabil. Funcia Fim i V
trebuie s satisfac condiia:
Fim V = 1
(3.6)
pentru orice stare a numrtorului.
Considernd mulimea de valori ca pe o mulime de stri
actuale Vt ale bistabilului, vom deduce mulimea de stri
urmtoare:Vt+1 pentru acest bistabil, care va aprea la ieire dup
fiecare semnal de ceas aplicat la intrarea de ceas a bistabilului. Pe
baza acestor mulimi de stri Vt i Vt+1 vom determina funcia de
tranziie Fq. Vom folosi bistabilul de tip T pe baz de bistabil JK
22

(poate fi luat oricare altul, fie i cu dou intrri), care are o singur
intrare de dateT (J=K). Pe baza funciei de tranziie Fq se determin
valorile mrimiiT, numit i funcie de schimbare a imparitii,
pentru fiecare din stri din mulimea V.n aceste condiii, tabelul 3.2
poate fi complementat cu tabelul 3.3 (dar nu este obligatoriu, din
lips de spaiu poate fi i separat). Din tabelul 3.3 dup minimizare
obinem:
__
__
T = Q0 V Q1 Q2
(3.7)
Numrtoarele integrate disponibile nu au, n general,
posibilitatea de autoverificare. Exist dou tipuri de soluii pentru
verificarea funcionrii numrtorului:
detectarea combinaiilor de cod i blocarea funcionrii
numrtorului;
excluderea posibilitii ca numrtorul s poat trece dintr-o
stare permis ntr-o stare interzis.
Prima soluie este cea mai bun, deoarece permite detectarea
funcionrii eronate a numrtorului provocat de o interferen
extern. n acest mod, nu se pot determina toate erorile de
numrare, dar exist o anumit probabilitate ca erorile de acest tip
s fie detectate. Utiliznd a doua soluie de verificare a
numrtorului, acesta niciodat nu va trece ntr-o stare interzis,
deoareceele sunt blocate, ceea ce nu nseamn c acest tip de
numrtor va funciona ntotdeauna corect. O interferen extern
ar putea modifica o stare permis a numrtorului n alt stare, de
asemenea, permis. Acest efect poate fi minimizat prin utilizarea
codurilor SIB(SNAKE in BOX) [6]. Circuitul principial de
verificare a numrtorului este prezentat n figura 3.8. Ca
sreducem suprafaa ocupat de UC,circuitulpoate fi transformat n
subcircuit ierarhic.n varianta final, acest circuit a fost anexat la
circuitul numrtorului.

23

Tabelul 3.3. Tabelul de stri pentru controlul funcionrii

numrtorului
Nr. Q3 Q2 Q1 Q0 Fim Vt Vt+1 Fq T Fi V
d/o
1
0
0
0
0
0
1
0
L 1
1
2

a3

10

11

12

13

14

15

16

24

Fim
Figura 3.8. Circuitul de verificare a numrtorului

Varianta final a numrtorului este prezentat n figura 3.9.

Figura 3.9. Circuitul principial electric al numrtorului cu circuitul de

verificare

25

4. Sinteza convertorului de cod (CC)

Pentru rezolvarea acestei probleme trebuie alctuit tabelul
de adevr, unde va fi prezentat codul de intrare pentru valorile 0,
Tabelul 4.1. Tabelul de adevr pentru sinteza convertorului de cod
Nr.
0
1
2
3
4
5
6
7
8
9
10

Valorile codului de intrare

Q3
Q2
Q1
Q0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
1
0
0
1
1
0
1
0

X3
0
0
0
0
0
0
0
1
1
0
1

Valorile codului de ieire

X2
X1
X0
0
0
1
1
1
1
1
0
0
1
0
1
0
0
1
1
1
1
0
1
0
0
0
0
0
1
0
1
0
1
0
0
1

1, 2, 9, 10, n conformitate cu varianta de cod, i codul de ieire

pentru valorile secvenei: 1, 7, 4, 5, 1, 7, 2, 8, 10, 5, 9, n cod binar
(tab. 4.1). Pe baza acestui tabel se vor defini funciile: X3 , X2, X1 ,
X0.

Figura 4.1. Diagramele Karnaugh pentru sinteza convertorului de cod

26

n urma minimizrii funciile, X3, X2, X1, i X0 vor fi

determinate din relaiile:
__
_
_ _
X3 = Q3Q0 V Q2Q1Q0 ,
X2 = Q1Q0 V Q3Q2Q1 ,
_ _
_ _
_
_ _
_
(4.1)
X1 = Q3Q1Q0 V Q3Q1Q0 V Q2Q1Q0 , X0 = Q3Q1 V Q2Q0 V Q3Q1
Dac se analizeaz expresiile 4.1, se observ c funciile X2
i X3 conin condiii de apariie a hazardului static. Acestea sunt:
pentru
__
__
X3 = Q0 V Q0, dac Q3 = 1, Q2 = 1, i Q1=1; X2 = Q1V Q1, dac
Q0 = 1, Q2 = 0, i Q3 = 0. Pentru realizarea circuitului principial s-a
trecut la forma SI - NU, n baza legilor lui De Morgan [7, 8].
Circuitul convertorului de cod (CC) a fost transformat la fel n
circuit ierarhic. Dup ce a fost aplicat procedura de transformare,
utilizat anterior, circuitul convertorului de cod va arta ca n
figura 4.2.

Figura 4.2. Circuitul principial electric al convertorului de cod

27

n partea stng sunt intrrile, iar n partea dreapt ieirile.

n comentariu sunt artate conexiunile cu pinii circuitului
convertorului de cod.
Circuitul generatorului de secvene de numere
aleatorii(instruciuni) este dat n figura 4.3, unde componentele
acestuia sunt prezentate prin fantomele lor. n circuitul
generatorului este inserat analizorul logic care d posibilitatea de a
vizualiza concomitent ieirile numrtorului, ct i ale convertorului
de cod, oferind astfel posibilitatea verificrii funcionrii lor n
comun. Un exemplu de diagram este prezentat n figura 4.4.

Figura 4.3. Circuitul generatorului de secvene de numere aleatorii

n circuitul generatorului din figura 4.3, n locul analizorului

logic poate fi folosit osciloscopul cu 4 canale, din care un canal
pentru vizualizarea ieirilor numrtorului, iar altul pentru
vizualizarea ieirilor convertorului de cod. La o frecven de civa
heri, pentru verificarea funcionrii generatorului, pot fi folosii
indicatorii pe segmente de LED, iar semnalul de intrare se va aplic
de la un ntreruptor J3 conectat la sursa de alimentare Vcc, pe care
l vom conecta i deconecta manual (figura 4.5). n figura 4.4
28

primele 4 semnale sunt semnalele de la ieirea convertorului de cod,

n ordinea de sus n jos: X3, X2, X1, X0. Urmtoarele 4 semnale
sunt semnalele de ieire ale numrtorului.

O secventa de
instructiuni
1,7,4,5,1,7,2,8,
10,5,9

Figura 4.4. Diagramele semnalelor generatorului i o secven de

instruciuni

Figura 4.5. Varianta de testare manual a generatorului de secvene de

numere aleatorii

29

5. Specificarea matricei logice programabile

Aceast operaie ncepe cu minimizarea funciilor logice
prezentate ca masive de mintermeni, eliminarea mintermenilor de
prisos .a.m.d. Este important a reine c n procesul de minimizare
trebuies punem n eviden ct mai multe produse comune. De
asemenea, este necesar a ine cont de faptul c circuitele integrate
de MLP permit programarea polaritii funciilor de ieire pe care le
realizeaz. Un astfel de circuit integrat este 82S100 al firmei
Signetics [11] care are: 16 intrri, 8 ieiri i 48 de linii interne de
interconectare (de mintermeni)
n final, se pun n eviden produsele comune tuturor
funciilor, se ntocmete tabelul de specificare al MLP n
conformitate cu urmtoarele reguli. n tabelul de specificare, la
intersecia liniilor i coloanei X (i = 1, L), unde L este numrul de
variabile, se trece:
1, dac variabila X este prezent n conjuncia elementar k
fr inversie;
0, dac variabila X este prezent n conjuncia elementark
cu inversie;
*, dac variabila X este absent n conjuncia elementar k.
Pentru funciile Y, la intersecia liniei j i a coloanei Y (k =
1, n), unde n este numrul de funcii (forme disjunctive normale),
se nscrie 1, dac conjuncia elementar este prezent n forma
disjunctiv normal (FDN) a funciei Yk . n caz contrar se nscrie
simbolul # (sau oarecare altul).
Toate funciile Y i sunt optimale, deoarece toate produsele au
cte patru litere, iar numrul de combinaii (produse) este egal cu
16. Produse (implicani primi) din trei, dou sau o liter nu sunt
atestate. Dac am recurge la minimizarea comun a sistemului de
funcii Yi, numrul de produse comune pentru cele zece funcii va
depi cu mult valoarea de 16. Totodat, pe parcursul ntocmirii
tabelului de specificare a matricelor, se va lua n consideraie i
faptul c n succesiunea de numere din secvena aleatorie
30

(instruciuni) vor lipsi un anumit numr de mintermi produse

comune pentru toate funciile Yi . n exemplul citat avem
urmtoarele numere din secven, adic instruciuni: 1, 2, 4, 5, 7, 8,
9, 10 care, de fapt sunt produse comune. Restul numerelor din afara
acestei succesiuni nu se programeaz. Fie c avem urmtoarele
funcii Yi:
Y1 = 0 V 1 V 5 V 7 V 9 V 13
Y2 = 1 V 3 V 7 V 9 V 11 V 14
Y3 = 0 V 5 V 7 V 10 V 15
Y4 = 1 V 2 V 6 V 8 V 11 V 13
Y5 = 2 V 3 V 5 V 9 V 13 V 15
Y6 = Y5
Y7 = 1 V 3 V 5 V 9 V 11 V 13 V 14
Y8 = 2 V 3 V 5 V 10 V 14 V 15
Y9 = 1 V 6 V 8 V 9 V 10 V 13
Y10 = 2 V 4 V 6 V 8 V 10 V 12
Studentul i extrage varianta de indici pentru masivele M de
mintermeni din tabelul 3.1, din mulimea A sau B, indicat de
profesor.
Dup compararea fiecrei funcii Y cu succesiunea de
instruciuni generat de generatorul de numere aleatorii, n vederea
evidenierii produselor comune, funciile Y se redefinesc precum
urmeaz n exemplul citat:
Y1 = 1 V 5 V 7 V 9, Y2 = 1 V 7 V 9, Y3 = 5 V 7 V 10, Y4 = 1 V 2
V 8, Y5 = 2 V 5 V 9, Y6 = Y5
Y7 = 1 V5 V 9, Y8 = 2 V 5 V 10, Y9 = 1 V 8 V 9 V 10, Y10 = 2 V
4 V 8 V 10
Se alctuiete tabelul 5.1, unde n calitate de intrri vor servi
mintermenii comuni, iar ca ieiri vor servi funciile Y. Ceilali
mintermeni nu vor fi inclui n tabelul 5.1 de specificare a MLP.
31

Deoarece n baza de componente a MultiSim-10 nu este

atestat modelul nici pentru un CI de MLP, vom realiza circuitul
matricei pe dou arii de pori logice, i anume, pe aria de pori I
i pe aria de pori SAU. Aceste arii le vom crea n MultiSim-10 pe
baz de CI I i SAU.
n aria de pori I se vor realiza mintermenii m1> (1),
m2>(2), m4>(4), m5>(5), m7>(7), m8>(8), m9>(9), m10>(10) (n
parantez sunt date echivalentele zecimale ale mintermenilor).
Pentru aceasta se vor folosi capsulele de CI I de tipul 74LS21D,
care conin cte dou pori logice cu cte 4 intrri fiecare, precum i
o capsul cu CI de inversori, deoarece variabilele de intrare trebuie
sfie i n cod invers la realizarea mintermenilor. Folosirea
capsulelor de CI i nu a operatorilor logici ofer posibilitatea s se
mearg spre faza de elaborare a circuitului imprimat, deoarece n
aceast faz se opereaz cu capsule de CI, cu dimensiunile lor
geometrice. n figura 5.1 este prezentat aria I ca circuit ierarhic.
A doua arie a MLP este aria SAU. Aceast arie este realizat
pe capsule cu pori SAU a CI de tipul 74LS32D [9], care conine
cte 4 pori SAU cu cte 2 intrri fiecare. CI 74LS sunt circuite din
seria cu tranzistor Shotcky i cu consum redus de curent.
Tabelul 5.1. Specificarea MLP

X3
0
0
0
0
0
1
1
1

Intrri
X2 X1 X0
0
0 1
0
1 0
1
0 0
1
0 1
1
1 1
0
0 0
0
0 1
0
1 0

Y1
1
#
#
1
1
#
1
#

Y2 Y3 Y4 Y5
1 # 1 #
# # 1 1
# # # #
# 1 # 1
1 1 # #
# # 1 #
1 # # 1
# 1 # #

32

Ieiri
Y6 Y7 Y8 Y9 Y10
#
1
# 1 #
1
#
1 # 1
#
#
# # 1
1
1
1 # #
#
#
# # #
#
#
# 1 1
1
1
# 1 #
# #
1 1 1

Figura 5.1. Aria I pe pori logice I

Pentru a realiza aria SAU, se impun unele transformri

dictate de faptul c trebuie s folosim CI de SAU cu 2 intrri, pe de
o parte. Pe de alt parte, funciile Y conin submulimi comune de
mintermeni, fapt ce impune optimizarea structurii ariei SAU. Pentru
aceast variant de MLP s-au pus n eviden cteva submulimi de
mintermeni, care pot fi realizate n baza CI 74LS32 cu model
disponibil pentru simularea n MultiSim-10. Acestea sunt: z = 1 V
9; s = 5 V 10; f = 2 V 8; d = 5 V 9; Y1 = Y2 V 7. Funciile Y2 = z V
7, Y3 = 7 V s, Y4 = f V 1, Y5 = dV 2, Y6 = Y5, Y7 =d V 1, Y8 = s V
2, Y9 =z V 8, Y9 = Y9 V 10, Y10 =f V 4, Y10 = Y10 V 10. Dup
aceste transformri, circuitul ariei SAU realizat va arta ca cel
prezentat n figura 5.2. Ieirile operatorilor logici din capsulele cu
CI I i SAU sunt etichetate cu literalul 1Y, 2Y, 3Y .a.m.d., iar
intrrile, de exemplu, cu 1A, 1B, 1C etc. n baza acestor arii, MLP
se realizeaz destul de uor.

33

Figura 5.2. Aria SAU a MLP

Aceasta se observ din figura 5.3. Circuitul MLP poate fi

verificat separat, nainte de a fi cuplat la circuitul generatorului de
secvene de numere n baza structurii prezentate n figura 5.4. Cu
ajutorul comutatoarelor J1-J4 se creeaz mintermenii prezeni n
secven pentru a se aplica la intrrile ariei SAU, iar cu ajutorul
becurilor, se pot vizualiza valorile logice ale funciilor Y 1 Y10.
Circuitul generatorului de secvene de numere aleatorii
complementat de MLP este prezentat n figura 5.5, care este alctuit
din blocurile ierarhice ale numrtorului, convertoruluide cod i
al MLP. Totodat, din figura 5.5 se observ c valorile logice ale
funciilor Y corespund cu cele din tabelul 5.1 pentru mintermentul
m5 al secvenei de numere aleatorii. Semnalul SIMPTOM este
semnalul ce rezult n urma verificrii funcionrii numrtorului.

34

Figura 5.3. Matricea Logic Programabil realizat pe aria I i SAU

Figura 5.4 Structura de testare separat a MLP

Comutatoarele J1, J2 din circuit sunt folosite pentru

instalarea numrtorului n stare iniial, iar cu ajutorul
comutatorului J3, la intrarea numrtorului,se formeaz semnalul ce
provoac schimbarea de stare a numrtorului fie pe frontul de
cretere, fie pe frontul de scdere, n funcie de tipul de bistabil
folosit pentru proiectare.
35

Figura 5.5. Circuitul generatorului de secvene de numere aleatorii

complementat cu MLP

6. Elaborarea blocului de registre

Blocul de registre destinat memorrii datelor, adic a
funciilor Y, este construit dintr-un registru RG1 pe 10 bii, cu
autorizarea nscrierii datelor pe front sau palier i registrele RG2,
RG3 de cte 8 bii cu autorizarea nscrierii datelor la fel pe front sau
palier. n acest exemplu vom utiliza registrul 74LS273DW (n
36

capsul). Pentru nceput se va consulta foaia de catalog [9], de unde

se cunoate modul de funcionare a registrului i parametrii electrici
ai acestuia. Pn a fi elaborat blocul de registre se recomand
studierea modului de funcionare a registrului. Pentru aceasta, n
MultiSim-10 se elaboreazo aplicaie pe baza registruului ales. Un
exemplu de verificare este cel din figura 6.1. Schimbnd poziia
comutatoarelor, se pot obine diverse valori logice. Dup ce a fost
studiat modul de funcionare prin aplicarea manual de valori logice
1/0, se purcede la realizarea blocului de registre pe baza registrului
pe 8 bii de tipul 74LS273DW. nurma verificrilor s-a constat c
registrul trebuie conectat cu pinul cu numrul 10 (GND) la masa
digital, iar pinul cu numrul 1 (Clear) la semnalul Clear din
circuitul UC, graie cruia n registru se va instala starea iniial
zero logic, odat cu pornirea UC. La fel, se va proceda i n cazul
altor tipuri de registre. Registrele RG2 i RG3 sunt relativ uor de
realizat, dei trebuie s se in cont de faptul c datele se vor nscrie
ba n RG2, ba n RG3, n funcie de valoarea semnalului de la ieirea
comparatorului de bii, i anume, a comparrii Y1 Y2 cu B1 B2. La
pinul cu numrul 11 (CLK) se va conecta un semnal definit pentru
ca datele s se nscrie pe frontul de cretere, dar diferit de cel ce se
aplic la numrtor. Datele apar la ieiri dup frontul semnalului
aplicat la intrarea de ceas. Pentru a reglementa nscrierea datelor n
RG2 i RG3, semnalul de ceas va fi aplicat la intrarea de ceas printrun conjunctor cu dou intrri. La o intrare a conjunctorului pentru
RG2 se va aplica semnalul de ceas, iar la cealalt intrare, semnalul
de la ieirea comparatorului de cod, care va valida nscrierea.
Pentru RG3 se va folosi, de asemenea, un conjunctor numai
c la a doua intrare se va aplica semnalul inversat de la ieirea
convertorului de cod. Pentru realizarea blocului de registre,
studenii iau registrul din tabelul 6.1, n conformitate cu numrul
variantei indicat de profesor. Toate registrele sunt din seria 74LS.

37

Figura 6.1. Circuitul de verificare a modului de funcionare a registrului

74LS273DW

Tabelul 6.1. Variante de registre

Nr.
var.
Tip
regi
stru

10

11

12

16
4D

17
3D

19
4D

37
9D

37
4D

37
3D

17
5D

19
5D

377
DW

37
8D

17
4D

19
8N

Registrul RG1 trebuie s poat memora 10 bii. Deoarece

avem la dispoziie circuitul integrat de registru pe 8 bii, va trebui s
adugm la acesta nc doi bii. Acetia pot fi realizai pe bistabilele
cu sincronizare pe frontul de cretere sau de scdere. Pot fi luai i
bistabili cu sincronizare pe palier, dar va trebui s se ia n
consideraie c cele dou tipuri de sincronizare totui difer unul de
altul. n tabelul 6.2 sunt date variante de bistabile recomandate
38

pentru realizarea celor doi bii (seria 74LS), unde ultimeletrei

variante sunt din seria CMOS (seria 4000). Toi bistabilii din tabel
sunt cu sincronizare pe front sau pe trecere de nivel semnal.
Tabelul 6.2. Variante de bistabile
Nr.
var.
Tip
Bistabil.

10

72

74

76D

78D

107D

109D

112D

113D

13BP

27BP

6.1. Proiectarea comparatorului de cod

Comparatorul de cod compar biii Y2Y1 cu biii B2B1.
Condiia de comparare poate fi Y2Y1 B2B1 sau Y2Y1< B2B1 sau
altele. Biii B2B1 sunt pstrai pe un registru de 2 bii, considernduse c vin de undeva din sistemul numeric. Pentru a exemplifica
proiectarea comparatorului de cod, n continuare am admis condiia
Y2Y1 B2B1. Cnd condiia dat este adevrat, biii Y3 Y10 se
vor nscrie n registrul RG2, n caz contrar, n RG3. Pentru
proiectarea comparatorului de cod se va folosi tabelul de
adevr,tabelul 6.3. Funcia de ieire a comparatorului este notat cu
literalul F. Dup minimizare (figura 6.2),funcia F se va determina
din urmtoarea expresie:
__ __ __
__
__
F = Y2Y1B1V Y2 B2 V Y1 B2B1
(6.1)

Y2
Y1
B2
B1
F

0
0
0
0
1

Tabelul 6.3.Tabelul de adevr a comparatorului de cod

0 0 0 0 0 0 0 1 1 1 1 1 1
0 0 0 1 1 1 1 0 0 0 0 1 1
0 1 1 0 0 1 1 0 0 1 1 0 0
1 0 1 0 1 0 1 0 1 0 1 0 1
0 0 0 1 1 0 0 1 1 1 0 1 1
39

1
1
1
0
1

1
1
1
1
1

B2 B1
Y2Y1

00

01

11

10

00
01
11
10

1
1
1
1

0
1
1
1

0
0
1
0

0
0
1
1

Figura 6.2. Diagrama Karnaugh pentru sinteza comparatorului de cod

Funcia F este realizat pe porile 74LS00D, 74LS08J i

74LS10D, i este amplasat n circuitul blocului de registre cu
registrele RG1,RG2 i RG3. Blocul de registre realizat este
prezentat n figura 6.3. Semnalele LF i LFn sunt funciile de la
ieirea comparatorului de cod.
6.2. Evaluarea ntrzierilor din UC
Pentru ca blocul de registre s funcioneze corect,adic
nscrierea datelor s se fac n conformitate cu rezultatul comparrii
codurilor, va trebui s se evalueze ntrzierile ce apar din momentul
declanrii UC, adic pe traseul: numrtor, apariiei secvenelor de
numere aleatorii- ieirea convertorului de cod CC, generrii
funciilor Y - ieirea MLP, comparrii codurilor Y i B, i a
obinerii semnalelor de sincronizarea nscrierii datelor n registrele
RG2 i RG3. Pornind de la aceste ntrzieri, se va putea evalua i
frecvena maxim de lucru a UC. Ca s putem evalua ntrzierile, va
trebui s apelm la foia de catalog pentru CI folosite la realizarea
UC. Deoarece numrtorul este realizat pe bistabilele JK, CI
7472N, n foaia de catalog [9] gsim c timpul de
propagare/comutaie pe traseul CLK - ieire bistabil JK este detJK=
40 ns. - valoarea maxim. Pentru convertorul de cod va trebui s se
40

determine numrul de niveluri de propagare, adic traseul cel mai

lung al semnalului digital prin circuitul principial electric al CC.
Dac analizm circuitul din figura 4.1, se poate constata c traseul
cel mai lung este constituit din dou niveluri, adic semnalul trece
succesiv prin dou pori I-NU - CI 7400N i 74100N. n foaia de
catalog gsim c tnand max = 22 ns. De unde calculm c CC d o
ntrziere de tCC = 44 ns. Secvenele de la ieirea CC genereaz la
ieirea MLP sistemul de funcii Y. Dac analizm formele
disjunctive pentru calculul funciilor Y, vom constata c cel mai
lung traseu de la intrarea MPL i pn la ieirea ei va conine
urmtoarele segmente de ntrziere: unul ce trece prin inversor, al
doilea ce trece prin conjunctor, al treilea prin poarta SAU, iar al
patrulea tot prin poarta SAU. Al patrulea segment este condiionat
de faptul c unele funcii s-au calculat folosindu-se submulimi
comune de mintermeni, unite n forme disjunctive, de exemplu z =
1 V 9; s = 5 V 10; f = 2 V 8; d = 5 V 9. Aceste submulimi se
realizeaz pe pori SAU. Pe baza lor se calculeaz funciile Y: Y2 =
z V 7, Y3 = 7 V s, Y4 = f V 1, Y5 = dV 2, Y6 = Y5, Y7 =d V 1, Y8 = s
V 2, Y9 =z V 8. Calculul funciilor Y1 = Y2 V 7, Y9 = Y9 V 10, la
rndul lor, condiioneaz apariia segmentului suplimentar, la fel
prin poarta SAU, al cincilea la rnd. Prin urmare, dac din foaia de
catalog extragem tAND = 27 ns, tOR=22 ns, tINV= 22 ns, atunci tMLP
= 27 ns + 3*22 ns + 22 ns = 115 ns.Din momentul sosirii la intrarea
numrtorului a semnalului de ceas i pn la intrarea n RG 1 va
trece o perioad de timp egal cu tG, numit i perioad de generare
a unui set de funcii Y. Acest tG = tMLP + tCC + tJK = 199 ns. n
aceste calcule am luat valorile maxime ale timpilor.

41

Figura 6.3. Circuitul principial electric al blocului de registre i al

comparatorului de cod

Pentru nscrierea sigur a datelor n RG1acestea vortrebui s

persiste neschimbate la intrarea lui RG1cel puin nc pe o durat de
timp tset up, egal numeric cu circa30 ns, fapt care n sum d 230
ns. Semnificaia acestui timp tset up, poate fi uor neleasdin figura
6.4. Din aceast figur se mai observ cthold,iartRG1parial se
suprapun.
CEAS

hold

DATE

t
Q

set up

t RG

Figura 6.4. Timpii setup time tset up , hold time thold i tRG1

42

Deci, peste fiecare 230 ns datele vor fi prezente la intrarea n

RG1, i, prin urmare, la intrarea de ceas a lui RG1 va trebui s vin
semnalul de nscriere a celor 10 bii n registru. Dup un timp de
propagare pe traseul cloc - ieire registru RG1, egal cu tRG1 = 27
ns, devaloare maxim, la ieirea lui RG1 vor aprea datele.Dup ce
datele s-au nscris n RG1, va ncepe compararea de cod dintre biii
Y i B. Durata de comparare a biilor va influena asupra
momentului de nscriere a datelor n RG2 sau RG3. Analiznd
circuitul comparatorului de cod, constatm c timpul de reinere
prin circuitul pentru calculul funciei de validare Fa nscrierii este
determinat de dou niveluri de operaii logice. Prin urmare, de doi
timpi de ntrziere, adic tAND = 27 ns itOR=22 ns, care dau n
sum49 ns. Funcia invers pentru Fva spori ntrzierea comparrii
cu nc tINV= 22 ns, de aceea t comp = 71 ns. Pentru a determina
frecvena maxim de lucru i a nelege mai bine a procesele din
UC, va trebui s recurgem la prezentarea lor grafic (figura 6.5).
Dup cum la intrarea lui RG1 trebuie s vin frontul semnalului de
nscriere, va trebui ca n baza unui semnal care va veni de la
generatorulde semnal periodic i pe care l vom numi semnal de
referins crem un semnal care va genera instruciunilei un
altul care va asigura nscrierea datelordin MLP n registru RG1.
Din figura 6.5 se observ c dac considerm 2 *ts ca perioad de
semnal de referin, adic 2*(t activa + tpasiva) = 460 ns, i
coeficientul de umplere egal cu 0.5, atunci vom obine frecvena
fG=2,17 mHz. Partea de perioad tactiva este partea activ a
semnalului n cadrul perioadei de timp T, iar tpasiva este partea de
perioad cnd semnalul este considerat inactiv. De la acest semnal
de referin vor deriva i celelalte semnale necesare pentru a
reglementa funcionarea UC. Pentru semnalul aplicat la numrtor
vom lua semnalul cu perioada egal cu 2*ts,adic cu 920 ns, ceea ce
ar fi o frecvenf num= 1,085 mHz (figura 6.5). Deci, dac n circuit
includem un generator de semnal de referin, cum am menionat,
cu frecvena maxim de 2,17mHz, apoi semnalul aplicat la
43

numrtor l vom obine prin divizarea acestuia la 2, fcndu-ne

astfel o rezerv de timp pentru a genera semnalul de sincronizare.
Momentul de
Momentul
de
sincronizare
pentru
sincronizare
pentru
inscriere
date in
RG
1
inscriere
date
t s = 229
ns in RG1
t s = 229 ns

Moment de unde
Moment
de unde
poate incepe
poate incepe
sincronizarea
si
sincronizarea
validarea
inscrierii si
de
validarea
inscrierii de
date in RG(2,3)
date in RG(2,3)

Semnalul care se
aplica la numarator

t
t =2*t s

tJK=40 ns
Date stabilizate
Date stabilizate

CC

tCC =44 ns
Date stabilizate
Date stabilizate

=115 ns
MPL
MPL

MLP
MLP

Date stabilizate
Date stabilizate

t =30 ns
ns
set up=30
+ hold
set up + hold

RG1
RG1

Date stabilizate
Date stabilizate

t
RG(2,3)
RG(2,3)

=27 ns
= 71ns
RG =27 nst
1
comp
RG
1
comp

t
f

Perioada de semnal de
Perioada
de semnal de
referinta
referinta

G
f
G
t

pasiva
t

activa
t
activa

Figura 6.5. Diagramele de timp pentru calculul frecvenei semnalului de

referin

44

Pentru aceast operaie, n calitate de divizor am folosit

bistabilul T pe baz bistabililor JK, cu sincronizare pe frontul de
scdere. Pe diagramele din figura 6.5, din lips de spaiu, am
prezentat numai partea activ a semnalului aplicat la numrtor
precum i traseul de propagare a datelor,pornind cu numrtorul i
terminnd cu momentul de nscriere n RG(2/3). Diagramele de
timp ale UC, rezultate n urma simulrii n MultiSIM 10.1, sunt
prezentate n figura 6.6. Pe parcursul simulrii n semnalele de
sincronizare a RG(2/3) au aprut pene, impulsuri de tensiune, care
pare s fie condiionate de calculul funciei de comparare F a
codurilor Y i B i interaciunea acesteia cu semnalul
. Aceste
impulsuri,dei sunt ngustela prima vedere, au o durat de cteva
zeci de nanosecunde,durat suficient pentru ca registrele RG(2/3)
s comute n momente nepotrivite de timp. Pentru a exclude
aciunea acestor impulsuri va trebuica amplitudinea s fie redus,
adic adus la nivelul logic mai mic dect nivelul pentru 1.
Pentru aceasta, semenalele
&
i
&F le vom trece prin
grupuri RC cu constanta de ncrcare a condensatorului cu mult mai
maredect durata penelor. Durata lor poate fi msurat cu ajutorul
osciloscopului. Aceast operaie mai este cunoscut i ca operaie
de integrare. Dup integrare, fronturile semnalelor s-au surpat, au
suferit modificri i nu sunt bune pentru sincronizare,de aceea ele
au fost supuse coreciei. n acest scop, s-au folosit triggerele
Schmitt, CI74LS14D (figura 6.3). Aceste circuite sunt totodat i
inversoare, deci, semnalul vatrebui s treac prin ele de 2 ori pentru
a nu-i schimba polaritatea. Acest fapt a condiionat o reinere
suplimentar. Aceast reinere se observ n oscilogramele din
figura 6.6. Din diagram se mai pot observa operaiile logice fcute
asupra semnalului de referin pentru a obine semnalele necesare.
6.3. Testarea procesului de nscriere a datelor n registrele
RG(2/3)
Pentru aceast operaie s-a luat condiia de comparare a
codurilorY B. Funciile Y3..Y10 se vor prezenta sub form de
45

tetrade. Codul lui B1B2 l vom lua egal cu 10, dei poate lua i alt
valoare. Generatorul de frecven de semnal se va configura la
valoarea de 10, 20 Hz sau o alt valoare, care ar da posibilitatea a
putea urmri ntr-un ritm lent procesele din UC. Pentru aceast
operaie se alctuiete un tabel cum este tabelul 6.4. Aicisunt
prezentate secvenele, tetradele funciilor Y, valoarea funciei F i
registrul (RG2/3) unde se vor nscrie datele. Dac nscrierea are loc
aa cum s-a calculat, reiese c i pentru alte variante de valori ale
codurilor Y i B nscrierea va avea loc n mod corect. Testarea
nscrierii const n verificarea, pas cu pas, de la stnga spre dreapta
n tabelul 6.4 a faptului dac tetrada respectiv Y10 Y3 apare n
registrul indicat. Valorile lui B2B1 pentru faza de testare a nscrierii
datelor pot fi obinute cu ajutorul a dou ntreruptoare. Dup
testare aceti bii sunt generai n baza semnalului de ceas CLOCK
(pot exista i alte variante), folosind bistabilul JK, circuitul integrat
74LS107, care totodat servete drept registru de pstrare a biilor
B1 B2 (figura 6.7). Semnalul CLOC este folosit n calitate de B1.
Tabelul 6.4. Testarea procesului de nscriere a datelor n RG(2/3)
Nr. o/d.
1
nr. secv.
1
Tetradele 52
Y10 Y3
Y2 Y1
11

2
7
01

3
4
80

4
5
3D

5
1
52

6
7
01

7
2
AE

8
8
C2

9
10
E1

10
5
3D

11
9
5C

11

00

01

11

11

00

00

00

01

11

B2 B1
F
Registru
RG(2/3)

10
1

10
1

10
0

10
0

10
1

10
1

10
0

10
0

10
0

10
0

10
1

46

Intervalul de timp unde 1- se genereaza

prima instructiune; 2- se inscrie in RG1 ;
3- se inscrie in RG(2,3)

3
2

C/2
C&C/2

C/2
semnalul de referinta

C/2&F

C/2&F

C/2&F

C/2

Semnalul dupa
corectie front
Pana dupa
integrare

Pana

Semnalul dupa
corectie front

C/2&F
C/2&F

Pana
Pana dupa
integrare

Figura 6.6. Diagramele de la osciloscoape. C - semnalul de referin; C/2

- semnal de referin divizat la 2; C&C/2 - semnal pentru nscrierea
datelor n RG1;
- semnal inversat, n baza cruia se creeaz semnalele
pentru sincronizarea nscrierii n RG(2/3);
&F,
& - semnale
pentru nscrierea datelor n RG2 i n RG3, respectiv

47

Figura 6.7. Registru de generare i pstrare a biilor B2B1

6.4. Determinarea puterii de consum a UC

Acest parametru se evalueaz astfel. Se ntocmete lista de
circuite integrate folosite n dispozitivul elaborat. Apoi, din foia de
catalog [9] se iau curenii de alimentare pentru fiecare CI aparte. n
baza acestora se ntocmete tabelul 6.5, unde sunt incluse tipul
circuitelor integrate, numrul de circuite, curenii de consum I s (ICC ,
ICCL, ICCH) i puterea consumat de fiecare circuit. n partea de jos a
tabelului se va indica puterea total consumat de UC. Puterea de
consum per circuit se calculeaz n baza formulei:
P = Is * Us,

(6.2)

unde Is este curentul de consum pentru un circuit integrat, iar Us

tensiunea de alimentare (VCC). n foaia de catalog sunt date, pentru
porile logice, dou valori ale acestui curent: una pentru starea
logic 0, iar a doua pentru starea logic 1. Se va lua n calcule
semisuma acestora. Deci, Is va fi egal cu (ICCL + ICCH )/2.
Circuitul principial al UC al calculatorului specializat este
dat n anexa 3.

48

Tabelul 6.5. Circuitele integrate utilizate i puterea de consum

Nr.
Tipul de Cantitatea Curentul Puterea
Puterea
circuit
de
de
de
de
integrat
circuite
consum, consum
consum
Is (mA)
per
(W), Pt
circuit, P
(W)
1
74LS273 3
62
0,31
0,93
2
74LS32
15
4
0,075
1,125
3

Puterea total consumat de UC 2,055

7. Graficul de verificare a elaborrii proiectului de an

Proiectul poate fi realizat cu succes dac studentul va avea o
atitudine contiincioas fa de sarcinile din cadrul proiectului,
respectnd urmtoarele termene :
Sptmna semestrului:
1-2
nmnarea sarcinii pentru proiectul de an, studierea sarcinii.
5-6
Proiectarea generatorului de numere, testarea lui verificarea.
7-8
Specificarea MLP, prezentarea structurii, testarea MLP
verificare.
9
Proiectarea blocului de registre, testarea lui verificare.
10
Evaluarea parametrilor tehnici ai UC.
11
Perfectarea memoriului explicativ.
12-14 Susinerea proiectului de an.

49

Bibliografie
1. Multisim. User Guide. National Instruments, 2007. -713 p.
2. IEEE Standard 91-1984. Explanation of Logic Symbols. Texas
Instruments, 1984.-32 p.
3. Ghid privind elaborarea i susinerea proiectelor de licen. UTM,
2009.-26 p.
4. . ., . . .
-: , 1990. - 496 .
5. J. F. Wakerly. Circuite digitale. Bucureti: Editura Teora, 2002.
-795 p .
6. R. M. M. Oberman. Numrtoare electronice. Bucureti: Editura
Tehnic. 1978. - 200 p.
7. Gheorghe tefan. Circuite integrate digitale. Bucureti: Editura
Denix, 1993. - 405 p.
8. . .
. - , , 1988.-320 .
9. www.ti.com/logic. Logic Guide. 2009.
11. www.signetics.com/
12. Gheorghe tefan, Virgil Bistriceanu. Circuite integrate digitale.
Probleme. Proiectare. Bucureti: Editura Didactic i
Pedagogic, 1992. - 350 p.

50

ANEXE
Anexa 1
Exemplu de titlu pentru memoriul proiectului de an

UNIVERSITATEA TEHNIC A MOLDOVEI

CIRCUITE INTEGRATE DIGITALE

Memoriul explicativ la proiectul de an

Unitatea de comand a calculatorului specializat

Facultatea Calculatoare, Informatic i Microelectronic

Catedra CALCULATOARE

STUDENT__________

Apreciat cu ____________

CHIINU, 2013
51

Anexa 2
Circuit de baz pentru elaborarea circuitului de iniializare

Circuitul este alctuit din CI 74LS00N, grupul RC i

ntreruptorul J1. Osciloscopul este utilizat pentru a verifica dac
bistabilul D poate trece n regim sincron de lucru dup comutarea
lui J1. Opernd cu J1 se poate observa dac circuitul de iniializare
funcioneaz.

52

Anexa 3
Circuitul UC al calculatorului specializat,
Exemplu:

53

CUPRINS
1. Scopul proiectului de an
1.1. Sarcina pentru proiectul de an
1.2. Principiul de lucru al unitii de comand
1.3. Variantele de proiect
2. Structura i coninutul proiectului de an
3. Proiectarea generatorului de secvene de numere aleatorii
3.1. Proiectarea numrtorului sincron
3.2. Verificarea funcionrii numrtorului
4. Sinteza convertorului de cod (CC)
5. Specificarea matricei logice programabile
6. Elaborarea blocului de registre
6.1. Proiectarea comparatorului de cod
6.2 Evaluarea ntrzierilor din UC
6.3 Testarea procesului de nscriere a datelor n registrele
RG(2/3)
6.4 Determinarea puterii de consum a UC
7. Graficul de verificare a elaborrii proiectului de an
Bibliografie
Anexe
Anexa 1
Anexa 2
Anexa 3

54

3
5
7
7
11
13
13
20
26
30
36
39
40
45
48
49
50
51
51
52
53

CIRCUITE INTEGRATE DIGITALE

Indicaii metodice privind elaborarea
proiectului de an

Autor: Valentin Negur

Redactor: Eugenia Balan

Formatul hrtiei 60x84 1/16
Tirajul 50 ex.
Comanda nr. 47

Bun de tipar 26.04.13

Hrtie ofset. Tipar RISO
Coli de tipar 3,5

U.T.M., 2013, Chiinu, bd. tefan cel Mare i Sfnt, 168

Editura Tehnica-UTM
2068, Chiinu, str. Studenilor, 9/9

55