L-01 Simularea funcionrii unei scheme logice

Folosind mediul de simulare Tina se studiaz funcionarea n timp a unei

scheme logice simple, avnd semnale de intrare cu secvene predefinite.

Se parcurg succesiv etapele urmtoare :

1. Elaborarea schemei

Folosind editorul grafic realizai schema :

A SN7404 SN7408

+
O SN7432

Semnal A B Y
+
O
+
O C
SN7402
Semnal B
+ SN7404
O
Semnal C

- Porile logice se selecteaz din biblioteca GATES.

- Boirnele de conectare la mas se gsesc n biblioteca BASIC.
- Conexiunile se realizeaz cu opiunea .
- Sursele de semnal se gsesc n biblioteca SOURCES. Se aleg generatoare
de impulsuri
secveniale de tipul Pulse Source.
- Punctele de observare (msurare) se realizeaz cu opiunea +O din bara
principal de meniu
(se trage linia punctat ntre punctul de msurare i o born de
mas).

2. Definirea semnalelor de intrare A, B, C

Se configureaz generatoarele de impulsuri pentru a realiza urmtoarele

secvene de semnal :
Semnalele A, B, C sunt divizate n secvene , notate cu # (intervale de timp n care
semnalul i pstrez valoarea neschimbat). #0 este secvena iniial ( Default ),
ncepnd la momentul t = 0 .

Secvena : # 0 #1 #2 #3 #4 #5 #6 #7 #8
#9
Semnalul A
t [s]
0 1 2 3 4 5 6 7 8 9 10

Secvena : #0 #1 #2
#3
Semnalul B
t [s]
0 1 2 3 4 5 6 7 8 9 10
Secvena : # 0 #1 #2 #3
#4
Semnalul C t [s]
0 1 2 3 4 5 6 7 8 9 10
Ieirea
Y t [s]
0 1 2 3 4 5 6 7 8 9 10

- Executai 2 click pe generatorul de impulsuri A.

- Selectai Patern.
- Selectai ...
- Definii 9 secvene distincte pentru semnalul A, apsnd succesiv de 9
ori pe Add New.
Pentru fiecare secven definii :
momentul de ncepere (ex.: secvena #5 ncepe la
momentul t = 5 s )
 nivelul logic al semnalului n secvena respectiv (ex.: n
secvena #5 semnalul A
are nivelul High).
- Procedai analog pentru semnalele B i C.

3. Notarea punctelor de observare (msurare)

Executai 2 click pe linia ntrerupt corespunztoare punctului de

observare +O.

Marcai denumirea semnalului n rubrica Label (ex.: A pentru semnalul

de la intrarea A).
4. Simularea funcionrii schemei

Din meniul Analysis alegei opiunea Digital Timing Analysis.

Stabilii timpul total de simulare la 10 s. (valoare acoperitoare pentru

semnalele din fig.).
Vei obine pe ecran cronogramele semnalelor de intrare A, B, C i a
semnalului de ieire Y.
Notai pe figur rezultatul obinut pentru Y.

5. Verificare

- Scriei expresia funciei logice Y(A,B,C) pornind de la schem.

- Construii
A tabelul de adevr al funciei Y(A,B,C)
SN7402
i construii apoi manual
cronograma
+
O +
O BY.
semnaluli de ieire 4075
SN74136
C obinut prin simulare.
- Comparai rezultatul cu cel Y
+
+
O O
SN7400 SN7404

6. Analizai
Semnal A n mod similar schema din figura urmtoare :

Semnal B

Semnal C
Generatoarele de semnal A, B i C se configureaz conform cronogramei
din figura urmtoare :

Secvena : # 0 #1 #2 #3 #4 #5 #6 #7 #8
#9 #9
Semnalul A
0 1 2 3 4 5 6 7 8 9 10 t [s]
10
Secvena : #0 #1 #2 #3
#4
Semnalul B
0 1 2 3 4 5 6 7 8 9 10 t [s]
10
Secvena : # 0 #1 #2 #3 #4

Semnalul C t [s]
0 1 2 3 4 5 6 7 8 9 10
10
Ieirea
Y t [s]
0 1 2 3 4 5 6 7 8 9 10
10